Bài giảng Mạch điện tử - Chương 4: Ảnh hưởng của nội trở nguồn tín hiệu (RS) và tổng trở tải (RL) lên mạch khuếch đại

 Chương 4 
ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN HIỆU (RS) VÀ TỔNG TRỞ TẢI 
(RL) LÊN MẠCH KHUẾCH ÐẠI 
 ********* 
1. Mục tiêu. 
2. Kiến thức cơ bản cần có để học chương này. 
3. Tài liệu tham khảo liên quan đến chương. 
4. Nội dung: 
4.1 Hệ thống hai cổng. 
4.2 Hiệu ứng của tổng trở tải RL. 
4.3 Ảnh hưởng của nội trở nguồn RS . 
4.4 Ảnh hưởng chung của RL và RS. 
4.5 Mạch cực phát chung dùng BJT. 
4.6 Mạch cực thu chung. 
4.7 Mạch cực nền chung. 
4.8 Mạch dùng FET. 
 Bài tập cuối chương. 
 5. Vấn đề nghiên cứu của chương kế tiếp. 
 Trong các chương trước, chúng ta đã phân tích và tính toán các thông số của 
mạch khuếch đại dùng BJT và FET khi không có tải và nguồn tín hiệu được xem như lý tưởng 
(không có nội trở). Thực tế, nguồn tín hiệu luôn có nội trở RS và mạch có tải RL. Nội trở RS và 
tải RL như vậy sẽ làm thay đổi các thông số của mạch như tổng trở vào, tổng trở ra, độ lợi điện 
thế và độ lợi dòng điện. Nội dung của chương này là khảo sát ảnh hưởng của RS và RL lên các 
thông số. 
4.1 HỆ THỐNG 2 CỔNG (two-port systems) 
 Người ta thường xem BJT và FET như một hệ thống 2 cổng (hay tứ cực) như hình 4.1 
 Trong đó vi, ii, Zi lần lượt là điện thế (tín hiệu), dòng điện và tổng trở của ngõ 
MẠCH ĐIỆN TỬ 
Page 1 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
vào. v0, i0, Z0 là điện thế, dòng điện và điện trở của ngõ ra. AVNL, AINL là độ lợi điện thế và độ 
lợi dòng điện của hệ thống. Toàn bộ các thông số này được định nghĩa khi ngõ ra không mắc tải 
và không có điện trở nguồn RS. 
 Áp dụng định lý Thevenin ở hai cực của ngõ ra, ta có: 
 Zth=Z0=R0 
 Nguồn điện thế Thevenin Eth là điện thế mạch hở giữa 2 đầu ngõ ra, đó là v0. 
Vậy: 
 Nên Eth=AVNL.vi 
 Ta có thể dùng Ri=Zi=vi/ii để biểu diễn mạch ngõ vào và dùng nguồn Thevenin 
Eth=AVNL.Vi và Z0=R0 để biểu diễn ngỏ ra của hệ thống 2 cổng. 
 Ðể thử lại mạch tương đương này, ta thử tìm Z0 và AVNL. Ðể tìm Z0, ta nối tắt 
ngõ vào tức vi=0v, từ đó AVNL.vi=0v và tương đương với mạch nối tắt, do đó Z0=R0 như đã 
định nghĩa phía trên. Sự vắng mặt của tải sẽ đưa đến i0=0 và điện thế giảm qua R0 là VR0=0. Do 
đó ở ngõ ra hở chính bằng nguồn AVNL.vi. 
 Thí dụ: Cho mạch phân cực cố định như hình 4.3. Hãy vẽ mạch tương đương 2 cổng. 
 Giải: 
 Phân giải mạch này ta tìm được: Zi=1.07kW; Z0=3kW; AVNL=-280.11 (xem lại chương 
2) 
 Dùng các dữ kiện này ta vẽ lại mạch tương đương 2 cổng như hình 4.4. 
Page 2 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Dấu trừ trong nguồn điện thế phụ thuộc có nghĩa là nguồn điện thế thật sự ngược với 
nguồn điều khiển chỉ định trên hình vẽ. Nó cũng cho thấy độ lệch pha 1800 giữa điện thế ngõ 
vào và ngõ ra. 
 Trong thí dụ trên, điện trở RC=3kW được đưa vào để xác định độ lợi điện thế không 
tải. Sự phân tích trong chương này sẽ xem các điện trở phân cực là thành phần của độ lợi không 
tải, tải RL sẽ được nối vào các cực của ngõ ra. 
4.2 HIỆU ỨNG CỦA TỔNG TRỞ TẢI RL
 Phần này, ta xem ảnh hưởng của tổng trở tải RL đối với kiểu mẩu 2 cổng. (xem 
hình 4.5) 
 Áp dụng công thức cầu chia điện thế ở mạch ngõ ra ta có: 
 Tuy Ri thay đổi tùy theo dạng mạch, nhưng dòng điện ngõ vào luôn luôn được xác định 
bởi: 
Page 3 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Ðộ lợi dòng điện như vậy có thể tìm được từ độ lợi điện thế, tổng trở vào và điện 
trở tải. 
 Ðường thẳng lấy điện động: (xoay chiều) 
được xem như nối tắt và tải của mạch điện được xem là RL và điện trở cực thu RC mắc song 
song với nhau. Tác dụng của điện trở tải RL làm cho đường thẳng lấy điện động có dốc đứng 
hơn dòng điện lấy điện tĩnh. Ðiểm chú ý quan trọng là cả 2 đường thẳng này đều qua cùng một 
điểm Q. 
 Khi chưa mắc tải RL, nếu ta áp một tín hiệu nhỏ hình sin vào cực nền của 
transistor , dòng điện cực nền của transistor sẽ biến động từ IB1đến IB3 nên điện thế ngỏ ra VCE
cũng biến động như hình vẽ. Nếu ta mắc tải RL vào, vì sự biến động của IB vẫn không thay đổi 
nhưng độ dốc của đường thẳng lấy điện đã thay đổi (đứng hơn) nên tín hiệu ra VCE nhỏ hơn. 
Page 4 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
4.3 ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN RS 
 Bây giờ ta quay lại ngõ vào của hệ thống 2 cổng và khảo sát ảnh hưởng của nội 
trở của nguồn tín hiệu lên độ lợi của mạch khuếch đại. 
 Hình 4.8 mô tả một nguồn tín hiệu VS có nội trở RS được áp vào ngõ vào của hệ 
thống 2 cổng căn bản. 
 Từ định nghĩa của Zi và AVNL ta thấy chúng không bị ảnh hưởng bởi nội trở RS nhưng 
tổng trở ra có thể bị ảnh hưởng bởi RS. 
 Từ hình 4.8, ta thấy tín hiệu vi đưa vào hệ thống 2 cổng bây giờ là: 
Page 5 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Như vậy nếu nội trở nguồn RS càng lớn thì độ lợi của mạch càng nhỏ (do tín hiệu 
vào vi nhỏ). 
 Với hệ thống 2 cổng bên trên ta có: 
4.4 ẢNH HƯỞNG CHUNG CỦA RS VÀ RL: 
 Hình 4.9 là một nguồn tín hiệu với nội trở RS và một tải RL được mắc vào hệ thống 
2 cổng với các thông số riêng Zi=Ri, AVNL, Z0=R0 như đã định nghĩa. 
 Ở ngõ vào ta có: 
 Ðộ lợi toàn mạch: 
Page 6 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Ngoài ra: 
 Vì iS =ii nên Ais=Ai tức phương trình (4.6) và (4.7) cho cùng một kết quả. 
 Phương trình (4.5) cho thấy cả hai RS và RL đều có tác dụng làm giảm độ khuếch 
đại. 
4.5 MẠCH CỰC PHÁT CHUNG DÙNG BJT: 
4.5.1 Mạch phân cực cố định. 
4.5.2 Mạch dùng cầu chia điện thế. 
4.5.3 Mạch cực phát chung không tụ phân dòng. 
4.5.4 Mạch hồi tiếp cực thu. 
 Trong phần này ta xét các dạng khác nhau của mạch khếch đại cực phát chung 
dùng BJT với ảnh hưởng của RS và RL. Sự phân giải chi tiết sẽ không được đề cập đến do quá 
quen thuộc. Ở đây ta chỉ đưa ra các kết quả chính. 
 4.5.1 Mạch phân cực cố định: 
 Kiểu mạch phân cực cố định đã được xác định các chi tiết trong các phần trước. 
Mạch tương đương với nội trở nguồn RS và tải RL như hình 4.10. 
Page 7 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Ta có: 
 Với mạch tương đương kiểu mẫu re như hình 4.11 cho mạch phân cực cố định, ta 
phân giải và sẽ tìm được cùng kết quả. 
 Ðể tính AVS, từ mạch tương 2 cổng ta có:
 4.5.2 Mạch dùng cầu chia điện thế: 
 Với mạch dùng cầu chia điện thế (hình 4.12), tải RL được nối ở cực thu. 
Page 8 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 4.5.3 Mạch cực phát chung không có tụ phân dòng: 
 Mạch điện như hình 4.13 
 Tổng trở vào: 
 Tổng trở ra: 
 Z0=RC 
Page 9 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 4.5.4 Mạch hồi tiếp cực thu: 
 Dạng mạch như hình 4.14 
4.6 MẠCH CỰC THU CHUNG: 
 Mạch cực thu chung hay mạch emitter-follower với tải RL và nội trở nguồn RS
như hình 4.15. Ðiểm quan trọng cần chú ý là ở mạch này Z0 sẽ bị ảnh hưởng bởi RS và Zi bị ảnh 
hưởng bởi RL. Do đó khi dùng mạch tương đương 2 cổng để phân giải ta phải tính lại Zi và Z0
và đưa các trị số mới này vào mạch tương đương 2 cổng (xem ở thí dụ). 
Page 10 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Trong đó: R’E=RE //RL; ie=(b+1)ib 
 Từ mạch ngõ vào ta có: 
 vS=(RS+bre)ib + (b+1)R’Eib 
 Từ phương trình này ta có thể vẽ mạch tương đương: 
 Từ đó ta có: 
Page 11 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 Thí dụ: Cho mạch điện hình 4.18. Các thông số của mạch khi không có tải là: Zi=157.54 
kW 
 Z0=21.6 ( (không có RS) 
 AVNL=0.993 với re=21.74W, b=65 
 Xác định: a/ Giá trị mới của Zi và Z0 khi có RL và RS. 
Page 12 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
Giải 
 a/ Ta có tổng trở vào và tổng trở ra khi có RS và RL là: 
 Zi=RB //[bre + RE //RL] = 75.46kW 
 Z0=RE //(RS/b + re)=30.08W 
 b/ Ta có mạch tương đương 2 cổng: 
4.7 MẠCH CỰC NỀN CHUNG: 
 Mạch căn bản như hình 4.20 
 Tổng trở vào và tổng trở ra (Zi và Z0) cũng giống như trường hợp không tải. Ðộ 
Page 13 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
lợi điện thế và dòng điện được xác định bởi: 
4.8 MẠCH DÙNG FET: 
4.8.1 Điện trở cực nguồn có tụ phân dòng. 
4.8.2 Điện trở cực nguồn không có tụ phân dòng. 
4.8.3 Mạch cực thoát chung. 
4.8.4 Mạch cực cổng chung. 
 Ở FET, do cực cổng cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạch 
khuếch đại dùng FET tải RL không ảnh hưởng đến tổng trở vào Zi và nội trở nguồn Rsig không 
ảnh hưởng lên tổng trở ra Z0. 
 4.8.1 Ðiện trở cực nguồn có tụ phân dòng: 
 Xem mạch khuếch đại dùng FET như hình 4.21. Tải RL được xem như mắc song 
song với điện trở RD trong mạch tương đương với tín hiệu nhỏ. Ta có các kết quả sau: 
Page 14 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 4.8.2 Ðiện trở cực nguồn không có tụ phân dòng: 
 Mạch căn bản như hình 4.21 nhưng không có tụ CS. Ta có kết quả: 
 4.8.3 Mạch cực thoát chung: 
 Mạch như hình 4.22 
 Tổng trở vào Zi độc lập với RL và được xác định bởi Zi=RG 
 Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với RS được thay bằng 
RS //RL
Page 15 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...
 4.8.4 Mạch cực cổng chung: 
 Dạng mạch như hình 4.23 
Giảng viên: Trương Văn Tám 
Page 16 of 16Chương 4:
1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C...