Kit thí nghiệm Kỹ thuật số Altera DE1

H, E, L and O 
module char 7seg (C, Display); 
input [1:0] C; // input code 
output [0:6] Display; // output 7-seg code 
. . . code not shown 
endmodule 
Hình 8. Chương trình gợi ý cho mạch điện hình 7. 
SW9 SW8 Hiển thị 
0 0 H 
0 1 E 
1 0 L 
1 1 O 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 22 
Binary value 
0000 
 Decimal 
0 
 digits 
0 
0001 0 1 
0010 0 2 
. . . . . . . . . 
1001 0 9 
1010 1 0 
1011 1 1 
1100 1 2 
1101 1 3 
1110 1 4 
1111 1 5 
 Bài thí nghiệm 2 
Numbers & Displays 
Đây là bài thí nghiệm thiết kế mạch tổ hợp để thực hiện bộ biến đổi số nhị phân sang số thập phân và mạch 
cộng hai số BCD. 
1. Thí nghiệm 2.1: 
Dùng các đèn 7 đoạn HEX1 và HEX0 để hiển thị các số thập phân từ 0 đến 9. Giá trị hiển thị thay đổi được 
bằng các công tắc SW7−4 và SW3−0 tương ứng. 
• Các bước cần thực hiện: 
1. Tạo project mới. 
2. Viết chương trình Verilog cho bài TN 
3. Gán chân & biên dịch project. 
4. Nạp project vào kit TN. Thử mạch bằng cách thay đổi các công tắc và quan sát các đèn hiển thị. 
2. Thí nghiệm 2.2: 
Thực hiện 1 phần của mạch chuyển đổi số nhị phân 4 bit V = v 3 v2 v1 v0 thành số thập phân D = d1 d0 như hình 
1, bảng 1. Mạch bao gồm mạch so sánh (để kiểm tra V > 9), mạch multiplexer và mạch A (chưa cần thực hiện 
mạch B và bộ giải mã 7 đoạn). Mạch sẽ có ngõ vào V 4 bit, ngõ ra M 4 bit và ngõ ra z. 
Bảng 1. Bảng giá trị chuyển đổi nhị phân thập phân. 
• Các bước cần thực hiện: 
1. Tạo project mới. Viết chương trình 
2. Biên dịch project và thực hiện mô phỏng 
3. Viết thêm đoạn chương trình cho mạch B và mạch giải mã 7 đoạn. Dùng các công tắc SW3−0 để 
nhập số nhị phân V và các đèn 7 đoạn HEX1, HEX0 để hiển thị số thập phân d 1 d0 
4. Biên dịch lại rồi nạp project vào kit TN. 
5. Thử mạch: thay đổi giá trị V và quan sát các đèn hiển thị. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 23 
z 
Comparator 
v3 0 
m3 
0 1 
Circuit B 
d1 
0 
7 
5 
6 
1 
4 2 
3 
v2 0 
m2 
1 
v1 0 
 1 m1 
v0 0 
m0 
1 
7-segment 7 
decoder 
d0 
0 
5 
6 
1 
4 2 
3 
Circuit A 
Hình 1. Mạch chuyển đổi nhị phân-thập phân. 
3. Thí nghiệm 2.3: 
Cho mạch cộng toàn phần (FA) như hình 2a với các ngõ vào a, b, and ci , các ngõ ra s và co . 
co s = a + b + ci. 
Dùng 4 mạch cộng FA như trên để thực hiện mạch cộng 4 bit như hình 2d. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 24 
0 0 0 0 0 
0 0 1 0 1 
0 1 0 0 1 
0 1 1 1 0 
1 0 0 0 1 
1 0 1 1 0 
1 1 0 1 0 
1 1 1 1 1 
o c 
s 
ci 
a s ci 
a FA 
b 0 b 
co 
1 
a) Mạch cộng FA b) Ký hiệu 
b a ci co s 
b3 a3 c3 
b2 a2 c2 
b1 a1 c1 
b0 a0 cin 
FA FA FA FA 
cout s3 s2 s1 s0 
 c) Bảng sự thật d) Mạch cộng 4 bit 
Hình 2. Mạch cộng. 
• Các bước cần thực hiện: 
1. Tạo project mới và viết chương trình Verilog cho mạch cộng: 
• Nối các ngõ vào A, B và cin với các công tắc tương ứng SW7−4 , SW3−0 và SW8 và với 
các đèn LED màu đỏ LEDR 
• Nối các ngõ ra cout và S với các đèn LED màu xanh LEDG 
2. Gán chân, biên dịch và nạp project vào kit TN 
3. Thử mạch bằng cách thay đổi các giá trị khác nhau của A, B và c in, quan sát các đèn hiển thị. 
4. Thí nghiệm 2.4: 
Thực hiện mạch cộng 2 số BCD. Ngõ vào của mạch là 2 số A, B và ngõ vào cho số nhớ cin . Ngõ ra là số BCD 
tổng S1 S0 và số nhớ cout. 
• Các bước cần thực hiện: 
1. Tạo project mới cho mạch cộng số BCD. Phải thực hiện mạch cộng 2 số 4 bit A, B (thí nghiệm 2.3) 
và 1 mạch chuyển đổi 5 bit tổng s3s2s1s0co thành 2 số BCD S1 S0 (thí nghiệm 2.2) 
2. Viết chương trình Verilog: 
• Nối các ngõ vào A, B và cin với các công tắc tương ứng SW7−4 , SW3−0 và SW8 và với các 
đèn LED màu đỏ LEDR7−0 
• Nối các ngõ ra cout và S với các đèn LED màu xanh LEDG4−0 
• Dùng các đèn 7 đoạn HEX3, HEX2 để hiển thị giá trị của 2 số A và B và HEX1, HEX0 để hiển 
thị kết quả S1 S0 . 
3. Gán chân, biên dịch và nạp project vào kit TN 
4. Thử mạch bằng cách thay đổi các giá trị khác nhau của A, B và c in, quan sát các đèn hiển thị. 
5. Thí nghiệm 2.5: 
Thiết kế mạch tổ hợp chuyển đổi 1 số nhị phân 6 bit thành số thập phân dưới dạng 2 số BCD. Dùng các công tắc 
SW5−0 để nhập số nhị phân và các đèn 7 đoạn HEX1 và HEX0 để hiển thị số thập phân. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 25 
Bài thí nghiệm 3 
Latches, Flip-flops, Registers 
1. Thí nghiệm 3.1: 
Hình 1 mô tả mạch RS latch dùng cổng logic. 
Có 2 cách dùng Verilog để mô tả mạch này: dùng cổng logic (hình 2a) và dùng công thức logic (hình 2b). 
R R_g 
Qa (Q) 
Clk 
Qb 
S S_g 
Hình 1. Mạch RS latch dùng cổng logic. 
// A gated RS latch 
module part1 (Clk, R, S, Q); 
input Clk, R, S; 
output Q; 
wire R_g, S_g, Qa, Qb /* synthesis keep */ ; 
and (R_g, R, Clk); 
and (S_g, S, Clk); 
nor (Qa, R_g, Qb); 
nor (Qb, S_g, Qa); 
assign Q = Qa; 
endmodule 
Hình 2a. Dùng cổng logic để mô tả mạch RS latch. 
// A gated RS latch 
module part1 (Clk, R, S, Q); 
input Clk, R, S; 
output Q; 
wire R_g, S_g, Qa, Qb /* synthesis keep */ ; 
assign R_g = R & Clk; 
assign S_g = S & Clk; 
assign Qa =  (R_g 


Qb); 
assign Qb =  (S_g 


Qa); 
assign Q = Qa; 
endmodule 
Hình 2b. Dùng công thức logic để mô tả mạch RS latch. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 26 
Có 2 cách thực hìện: dùng 1 LUT 4 ngõ vào (hình 3a) và dùng 4 LUT 2 ngõ vào (hình 3b). 
 R 
 Clk 
S 
4-LUT
Qa (Q) 
(a) RS latch chỉ dùng 1 bảng tham chiếu 4 ngõ vào. 
R 
4-LUT 
R_g 
4-LUT 
Qa (Q) 
Clk 
4-LUT 
S 
S_g 
4-LUT 
 Qb 
(b) RS latch dùng 4 bảng tham chiếu 2 ngõ vào. 
Hình 3. Các cách thực hiện mạch RS latch 
• Các bước cần thực hiện: 
1. Tạo project RS latch 
2. Viết chương trình Verilog theo hai cách 2a và 2b. 
3. Biên dịch. Dùng tiện ích RTL Viewer để so sánh với sơ đồ mạch hình 1. Dùng tiện ích Technology 
Viewer để so sánh với sơ đồ mạch hình 3b. 
4. Tạo Vector Waveform File (.vwf) cho các ngõ vào/ra. Tạo dạng sóng cho các ngõ vào R và S rổi 
dùng tiện ích Quartus II Simulator để quan sát các dạng sóng R_g, S_g, Qa và Qb
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 27 
2. Thí nghiệm 3.2: 
Cho mạch D latch dùng cổng như hình 4. 
D 
S S_g 
Qa (Q) 
Clk 
Qb 
R R_g 
Hình 4. Mạch D latch dùng cổng logic. 
• Các bước cần thực hiện: 
1. Tạo project mới với chương trình Verilog dạng 2b cho mạch D latch. 
2. Biên dịch chương trình. Dùng tiện ích Technology Viewer để khảo sát mạch. 
3. Mô phỏng để kiểm tra hoạt động của mạch. 
4. Dùng công tắc SW0 cho ngõ vào D, và SW1 cho ngõ vào Clk. Nối ngõ ra Q đến LEDR 0. 
5. Biên dịch chương trình lại và nạp project vào kit TN. 
6. Thử mạch bằng cách thay đổi các ngõ vào D, Clk và quan sát ngõ ra Q. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 28 
3. Thí nghiệm 3.3: 
Cho mạch master-slave D flip-flop hình 5. 
Master Slave 
Qm Qs 
D D Q D Q Q 
Clock Clk Q Clk Q Q 
Hình 5. Mạch master-slave D flip-flop. 
• Các bước cần thực hiện: 
1. Tạo project mới dùng 2 D flip-flop của thí nghiệm 3.2. 
2. Dùng công tắc SW 0 cho ngõ vào D, và SW 1 cho ngõ vào Clk. Nối ngõ ra Q đến LEDR 0. 
3. Biên dịch chương trình. 
4. Dùng tiện ích Technology Viewer để khảo sát mạch. Mô phỏng để kiểm tra hoạt động của mạch. 
5. Thử mạch bằng cách thay đổi các ngõ vào D, Clk và quan sát ngõ ra Q. 
4. Thí nghiệm 3.4: 
Cho mạch điện hình 6 với D latch, D flip- flop kíck cạnh lên và D flip- flop kíck cạnh xuống. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 29 
D D Q Qa 
Clock Clk Q Qa 
D Q Qb 
Q Qb 
D Q Qc 
Q Qc 
(a) Sơ đồ mạch 
Clock 
D 
Qa 
Qb 
Qc 
(b) Giản dồ thời gian 
Hình 6. Sơ đồ mạch và dạng sóng của thí nghiệm 3.4. 
• Các bước cần thực hiện: 
1. Tạo project mới. 
2. Viết chương trình dựa trên đoạn chương trình gợi ý như hình 7. 
3. Biên dịch chương trình. 
4. Dùng tiện ích Technology Viewer để khảo sát mạch. 
5. Mô phỏng để kiểm tra hoạt động của mạch. So sánh hoạt động của các phần tử trong mạch. 
module D_latch (D, Clk, Q); 
input D, Clk; 
output reg Q; 
always @ (D, Clk) 
if (Clk) 
Q = D; 
endmodule 
Hình 7. Chương trình gợi ý cho D latch. 
TN KTS-Altera DE1 – Bộ môn Điện Tử - ĐHBK Tp HCM
 30 
Bài thí nghiệm 4 
Counters 
1. Thí nghiệm 4.1: 
Cho mạch đếm đồng bộ 4 bit dùng 4 T flip-flops như hình 1. 
Enable T Q 
Clock Q 
T Q T Q T Q 
Q Q Q 
Clear 
Hình 1. Bộ đếm 4 bit. 
• Các bước cần thực hiện: 
1. Tạo project mới thực hiện bộ đếm 16 bit dùng 4 mạch đếm như hình 1. Biên dịch chương trình. Ghi nhận 
số phần tử logic (LEs) đã được dùng? Tần số hoạt động tối đa (Fmax) của mạch đếm là bao nhiêu? 
2. Mô phỏng hoạt động của mạch. 
3. Gán thêm nút nhấn KEY0 làm ngõ vào Clock, các công tắc SW1, SW0 làm ngõ vào Enable, Reset và các 
đèn 7 đoạn HEX3-0 để hiển thị giá trị thập lục phân của ngõ ra mạch đếm. 
4. Biên dịch lại và nạp project vào kit TN. 
5. Thử hoạt động của mạch bằng cách thay đổi các công tắc và quan sát các đèn 7 đoạn. 
6. Thực hiện mạch đếm 4 bit rồi dùng tiện ích RTL Viewer quan sát mạch và so sánh với mạch điện hình 1. 
2. Thí nghiệm 4.2: 
Thực hiện lại thí nghiệm 4.1 dùng mã Verilog sau: 
Q <= Q + 1; 
Biên dịch chương trình. 
So sánh số phần tử logic (LEs) đã được dùng, tần số hoạt động tối đa (Fmax) của mạch đếm. 
Dùng RTL Viewer để khảo sát và nhận xét những khác biệt so với thí nghiệm 4.1. 
TN KTS-Altera DE2 – Bộ môn Điện Tử - ĐHBK Tp HCM
 31 
3. Thí nghiệm 4.3: 
Dùng module có sẵn trong thư viện LPM (Library of Parameterized Modules) để thực hiện mạch đếm 16 bit. 
Thay đổi LPM cho phù hợp, như Enable, Reset. 
4. Thí nghiệm 4.4: 
Thực hiện mạch đồng hồ đếm giây từ 0 đến 9s hiển thị trên đèn 7 đoạn HEX 0. 
Phải thực hiện 1 mạch đếm để tạo thời gian 1s từ xung clock 50 MHz có sẵn trên kit TN. 
5. Thí nghiệm 4.5: 
Thực hiện mạch hiển thị chữ HELLO lên 4 đèn 7 đoạn HEX 3 − 0, dịch từ phải sang trái với thời khoảng 1s 
theo mẫu như bảng 1. 
Clock cycle Displayed pattern 
0 H 
1 H E 
2 H E L 
3 H E L L 
4 E L L O 
5 L L O 
6 L O 
7 O 
8 H 
. . . and so on 
Bảng 1. Đèn chữ chạy HELLO.