Bài thí nghiệm 2 môn Cơ sở tự động - Ứng dụng MatLab thiết kế bộ điều khiển cho các hệ thống tự động

ệ thống với đầu vào hàm nấc, vào menu 
[Analysis][Other Loop Responses]. Cửa sổ Response Plot Setup hiện ra. Tiến hành cài 
đặt các tín hiệu cần vẽ đáp ứng. Ở đây ta chọn như hình bên dưới: 
 r to y : vẽ đáp ứng của ngõ ra 
y(t) theo tín hiệu đầu vào r(t). 
Đây chính là đáp ứng quá độ 
cần vẽ. 
 r to u : vẽ đáp ứng của tín hiệu 
điều khiển u(t) 
  
3 nghiệm của hệ thống 
kín khi chưa hiệu chỉnh 
Kích chuột vào vị 
trí các nghiệm để 
xem giá trị hiển 
thị bên dưới 
s1 
s2 
s3
Page 4 of 10 
Sau khi chọn xong nhấn nút [OK] thì ta có được đáp ứng quá độ : 
Vì cửa sổ LTI Viewer này 
không hỗ trợ việc lưu hình vẽ 
nên phải chuyển sang cửa sổ 
Figure bằng cách vào menu 
[File][Print to Figure]. Cửa 
sổ Figure hiện ra và sau đó 
tiến hành lưu hình vẽ như ở Bài 
thí nghiệm 1. 
Bây giờ tiến hành thiết kế bộ hiệu chỉnh để hệ thống có POT < 20% và txl < 8s. Ta 
quay trở lại với cửa sổ Sisotool. Vì trong phần này ta không sử dụng Biểu đồ Bode và để mở 
rộng vùng QĐNS nên ta xóa vùng Biểu đồ Bode đi bằng cách vào menu [View] bỏ dấu chọn 
mục [Open-Loop Bode]. 
Kích chuột phải vào vùng QĐNS, menu kiểu pop-up xuất hiện: 
 Lead : bộ hiệu chỉnh sớm pha 
 Lag : bộ hiệu chỉnh trễ pha 
 Notch : bộ hiệu chỉnh sớm trễ 
pha. 
 Delete Pole/Zero : xoá các cực 
và zero của bộ hiệu chỉnh 
 Edit Compensator : thay đổi 
các thông số của bộ hiệu chỉnh. 
 Design Constraints : giới hạn 
vùng thỏa mãn các tiêu chuẩn 
chất lượng 
Chọn [Add Pole/Zero][Lead] để thêm khâu hiệu chỉnh sớm pha vào hệ thống. 
Nhấp chuột vào một vị trí bất kỳ trên trục thực của QĐNS để xác định vị trí của cực và zero 
của bộ hiệu chỉnh, sisotool sẽ gán tự động vị trí của zero nằm gần gốc tọa độ hơn cực. 
Kích chuột phải vào vùng QĐNS, ta chọn [Design Constraints][New] để cài đặt độ 
vọt lố và thời gian xác lập như sau: 
Kích chuột phải, 
chọn Grid để kẻ 
lưới
Page 5 of 10 
Sau khi tiến hành cài đặt xong, QĐNS lúc này sẽ thay đổi như sau: 
Bây giờ ta sẽ di chuyển các cực và zero của bộ hiệu chỉnh C(s) trên trục thực sao cho 
nhánh QĐNS (A) kéo vào vùng thỏa mãn thiết kế. Có 2 phương pháp tìm cực và zero của bộ 
hiệu chỉnh là phương pháp đường phân giác và phương pháp khử cực (sinh viên xem lại sách 
lý thuyết để hiểu 2 phương pháp này). Ở đây ta chọn phương pháp khử cực vì dễ thao tác và 
trực quan trên cửa sổ QĐNS. 
Nhận thấy QĐNS hệ thống trước khi hiệu chỉnh có 3 cực p1 = 0, p2 = -1, p3 = -2 (trên 
hình vẽ thể hiện bằng dấu x màu xanh). Do đó, di chuyển zero của C(s) trùng với cực gần 
trục ảo nhất (khác 0) là cực p2 = -1. Di chuyển cực của C(s) hướng ra xa trục ảo để nhánh 
QĐNS (A) tiến về vùng thỏa mãn yêu cầu thiết kế. Di chuyển đến vị trí s = -5 là thỏa mãn 
(chú ý giá trị này càng tiến ra xa càng tốt nên trong thiết kế giá trị này được lựa chọn theo ý 
muốn của người thiết kế). 
Thanh chắn giới 
hạn POT < 20% 
Thanh chắn giới 
hạn txl < 8s 
Zero của bộ 
hiệu chỉnh C(s) 
Cực của bộ hiệu 
chỉnh C(s). 
Nhánh QĐNS 
(nhánh A) không 
nằm trong vùng 
thỏa mãn yêu cầu 
thiết kế 
(A) 
Dùng chuột di 
chuyển nghiệm 
s2 này vào vùng 
thỏa mãn thiết 
kế Vị trí cực mới 
của C(s) Vị trí zero mới 
của C(s)
s1 
s2 
s3 
Page 6 of 10 
Cuối cùng, dùng chuột di chuyển vị trí nghiệm s2 vào vùng thỏa mãn thiết kế. Chú ý 
vì ý tưởng thiết kế của mỗi người khác nhau nên việc di chuyển này cũng không giống nhau, 
miễn sao vị trí này nằm trong vùng thỏa mãn thiết kế. Tuy nhiên ta không nên di chuyển gần 
trục ảo quá vì sẽ làm thời gian xác lập tăng lên. Quá trình thiết kế đã hoàn tất. 
Vậy hàm truyền của bộ hiệu chỉnh là: 1( ) 0.107
1 0.2
sC s
s
  . Để lưu hình trên phục vụ 
viết báo cáo ta vào menu [File][Print to Figure]. Sau đó tiến hành lưu hình trong cửa sổ 
Figure như ở Bài thí nghiệm 1. 
Đáp ứng quá độ của hệ thống kín với đầu vào hàm nấc sau khi hiệu chỉnh thỏa mãn 
POT < 20% và txl < 8s : 
Hàm truyền bộ hiệu chỉnh C(s) 
Page 7 of 10 
III.2. Thiết kế bộ hiệu chỉnh trễ pha: 
 Mục đích: 
Trong phần này sinh viên sẽ thiết kế bộ hiệu chỉnh trễ pha để hệ thống đạt được các 
tiêu chuẩn về chất lượng xác lập như độ sai số xác lập và hệ số vận tốc KV. Hàm truyền trễ 
pha có dạng: 
1( ) , ( 1)
1C
TsC s K
Ts
   
Ta tính các thông số của bộ hiệu chỉnh C(s) sao cho đáp ứng của hệ thống thỏa mãn 
yêu cầu về sai số xác lập mà không làm ảnh hưởng nhiều đến đáp ứng quá độ. 
 Thí nghiệm: 
Cho hệ thống như hình vẽ : 
10( )
( 3)( 4)
G s
s s s
   
a. Thiết kế bộ hiệu chỉnh trễ pha để hệ thống có sai số xác lập với đầu vào hàm dốc 
bằng 0.1. Trình bày rõ quá trình thiết kế kèm hình vẽ. 
b. Vẽ đáp ứng quá độ của hệ thống sau khi hiệu chỉnh để chứng minh hệ thống đạt được 
các yêu cầu ở câu a. Lưu hình vẽ đáp ứng này để viết báo cáo. 
 Hướng dẫn: 
Sau khi nhập hàm truyền vào sisotool, quan sát QĐNS ta thấy phương trình đặc tính 
vòng kín có 3 nghiệm (dấu ■ màu đỏ): 
s1 = -5, s2 = -1 + j, s3 = -1 – j. 
Bây giờ ta sẽ tìm các thông số của bộ hiệu chỉnh trễ pha. Hệ thống trước khi hiệu 
chỉnh có : 
0
lim ( ) 0.83V xK sG s  . 
Sau khi hiệu chỉnh có 
*
*
0
1lim ( ) ( ) 10 12VV Cx
xl V
KK sC s G s K
e K
      
Tiếp theo ta tìm cực và zero của C(s). Để bộ hiệu chỉnh trễ pha không ảnh hưởng 
nhiều đến đặc tính quá độ của hệ thống ta phải chọn cực và zero của C(s) rất nhỏ so với 
phần thực của cặp nghiệm quyết định của hệ thống. 
Do đó, ta chọn zero của C(s) : ( ) 2
1 1Re{ } .1 0.1
10 10C s
z s   
Và cực của C(s): ( ) ( )
0.1/ 0.0083
12C s C s C
p z K   
Cuối cùng ta có hàm truyền của bộ hiệu chỉnh trễ pha: 1 10( ) 12
1 120
sC s
s
  . 
Từ cửa sổ sisotool, chọn bộ hiệu chỉnh trễ pha bằng cách kích chuột phải và chọn 
menu [Add Pole/Zero][Lag]. Nhấp chuột vào một vị trí bất kỳ trên trục thực của QĐNS để 
xác định vị trí của cực và zero của bộ hiệu chỉnh, sisotool sẽ gán tự động vị trí của cực nằm 
gần gốc tọa độ hơn zero. 
R(s) C(s)+  G(s)C(s) 
Page 8 of 10 
Vì bộ hiệu chỉnh này chỉ do sisotool gán tự động nên ta sẽ phải chỉnh lại cho đúng với 
bộ hiệu chỉnh trễ pha vừa tìm được ở trên bằng cách kích chuột phải và chọn menu 
[Edit Compensator]. Cửa sổ Edit Compensator C hiện ra, tiến hành thay đổi cực và zero 
của C(s) như hình vẽ bên dưới: 
QĐNS của hệ thống sau khi hiệu chỉnh như sau: 
KC zC(s) pC(s)
Cực và zero của C(s). Vì chúng 
rất gần gốc tọa độ nên muốn di 
chuyển các cực này ta thao tác 
trên menu Edit Compensator C 
chứ không thể dùng chuột kéo. 
Page 9 of 10 
Sau khi thiết kế xong, ta tiến hành vẽ đáp ứng của hệ thống với đầu vào hàm dốc. 
Chú ý, công cụ sisotool không hỗ trợ vẽ đáp ứng của hàm dốc nên ta phải chuyển hệ thống 
vừa thiết kế sang mô hình SIMULINK để mô phỏng. 
Từ cửa sổ Sisotool, vào menu [Tools][Draw Simulink Diagram]. Cửa sổ thông 
báo hiện ra, nhấn [Yes]. Mô hình Simulink của hệ thống hiện ra như sau: 
Sửa đổi sơ đồ khối để mô phỏng đáp ứng đầu vào hàm dốc như sau: 
Chỉnh thời gian mô phỏng Stop time = 30s, tiến hành mô phỏng hệ thống và thực 
hiện lưu hình vẽ từ Scope như ở Bài thí nghiệm 2. 
III.3. Thiết kế bộ hiệu chỉnh sớm trễ pha: 
 Mục đích: 
Trong phần này sinh viên sẽ thiết kế bộ hiệu chỉnh sớm trễ pha để hệ thống đạt được 
các tiêu chuẩn về đáp ứng quá độ và chất lượng xác lập. Hàm truyền sớm trễ pha có dạng: 
 Thí nghiệm: 
Cho hệ thống như hình vẽ : 
Thay đổi sang 
khối hàm Ramp 
1 2
1 2
1 2
1 1( ) , ( 1, 1)
1 1C C
T s T sC s K K
T s T s
        
Page 10 of 10 
4( )
( 0.5)
G s
s s
  
a. Thiết kế bộ hiệu chỉnh sớm trễ pha để hệ thống có  = 0.5, n = 5 (rad/s) và hệ số vận 
tốc KV = 80. Trình bày rõ quá trình thiết kế. 
b. Vẽ đáp ứng quá độ của hệ thống sau khi hiệu chỉnh với đầu vào hàm dốc để chứng 
minh hệ thống đạt được các yêu cầu ở câu a. Lưu hình vẽ này để viết báo cáo. 
 Hướng dẫn: 
Trước tiên ta thiết kế bộ hiệu chỉnh sớm pha 11 1
1
1( )
1C
T sC s K
T s
  để hệ thống có 
 = 0.5, n = 5 cho đối tượng G(s). Sau đó, thiết kế bộ hiệu chỉnh trễ pha 
2
2 2
2
1( )
1C
T sC s K
T s
  cho đối tượng mới 1 1( ) ( ) ( )G s G s C s  . Chú ý, sau khi thiết kế xong bộ 
hiệu chỉnh sớm pha ta phải khởi động lại sisotool và nhập lại hàm truyền G và H với hàm 
truyền G lúc này chính là 1( )G s và H = 1. 
Với  = 0.5, n = 5 1,2 2.5 4.33s j    
Do đó, khi thiết kế bộ hiệu chỉnh sớm pha 1( )C s , để hệ thống có  = 0.5, n = 5 ta sẽ 
di chuyển zero của 1( )C s tới vị trí –0.5 (vị trí cực của G(s) để khử cực này) và di chuyển cực 
của 1( )C s (phải cách xa gốc tọa độ hơn zero) sao cho QĐNS đi qua 2 nghiệm 1,2s
 . Sau đó 
dùng chuột di chuyển nghiệm s2 (dấu ■ màu đỏ) lại vị trí 1,2s này. 
R(s) C(s)+  G(s)C(s) 
Vị trí của
1,2s
 . Đây 
cũng chính 
là giao điểm 
của đường 
cong n = 5 
và đường 
thẳng  = 0.5 
Hàm truyền khâu sớm pha C1(s)