Bài giảng Kỹ thuật số - Chương 5: PLD

Cổng đệm ba trạng thái (Tristate Output Buffer):

- 3 trạng thái (tristate): LOW / HIGH / HIGH impedance

- Trạng thái tổng trở cao (HIGH impedance): ngõ ra hở mạch

- Ngõ điều khiển 3 trạng thái:

* HIGH: The buffer is Active

* LOW: HIGH impedance

 

pdf16 trang | Chuyên mục: Kỹ Thuật Số | Chia sẻ: tuando | Lượt xem: 640 | Lượt tải: 1download
Tóm tắt nội dung Bài giảng Kỹ thuật số - Chương 5: PLD, để xem tài liệu hoàn chỉnh bạn click vào nút "TẢI VỀ" ở trên
PLD
THIẾT BỊ LOGIC LẬP TRÌNH ĐƯỢC
(Programmable Logic Device)
NguyenTrongLuat 1
BỘ NHỚ BÁN DẪN
Bộ nhớ bán dẫn
Bộ nhớ bảng Bộ nhớ hàm
RAM ROM
tĩnh động MROM
PROM
EPROM
EEPROM
PLD
PLA PAL LCA
PPAL
EPLPAL
EEPPAL
EPLD PEEL GAL
NguyenTrongLuat 2
BỘ NHỚ ROM
Input: các tín hiệu địa chỉ (Address)
Output: các tín hiệu dữ liệu (Data)
A0
A1
An-1
D0
D1
Dm-1
INPUT
(n đường)
OUTPUT
(m đường)
Kích thước ROM: 2n x m (bit)
NguyenTrongLuat 3
word line
bit line
1
0
1
1
0
0
1
1
1
1
1
1
1
1
0
1
0
0
Bảng nạp ROM
A2 A1 A0 D3 D2 D1 D0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 0
1 1 0 1
1 0 1 1
0 1 1 1
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
Cấu trúc nội ROM 8 x 4 (bit)
1
NguyenTrongLuat 4
ROM 128 x 1 (bit) giải mã 2 chiều
NguyenTrongLuat 5
ROM 32Kx 8 (bit) = 32KB
NguyenTrongLuat 6
Cấu trúc ROM có ngõ vào điều khiển
NguyenTrongLuat 7
Cổng đệm ba trạng thái (Tristate Output Buffer):
- 3 trạng thái (tristate): LOW / HIGH / HIGH impedance
- Trạng thái tổng trở cao (HIGH impedance): ngõ ra hở mạch
- Ngõ điều khiển 3 trạng thái: 
* HIGH: The buffer is Active
* LOW: HIGH impedance
NguyenTrongLuat 8
Các EPROM thông dụng
NguyenTrongLuat 9
PLA
(PROGRAMMABLE LOGIC ARRAY)
INPUT
(n bit)
OUTPUT
(m bit)
k product term (số hạng tích)
Dãy
AND
Dãy
OR
NguyenTrongLuat 10
Dãy AND có thể lập trình
Dãy OR có thể lập trình
NguyenTrongLuat 11
01
A Cấu trúc PLA 3 x 2, 4 số hạng tích
B
C
C AB ABC
A B
A C
B C
A B C
F1
F1 = A B + A C + A B C
F2 = A C + B C 
F2
Bảng nạp PLA
A B C F2 (C) F1 (T)
1 0 -A B
A C 1 - 1 
B C - 1 1 
A B C 0 1 0 
0 1 
1 1 
1 0 
0 1 
NguyenTrongLuat 12
Input:
1: asserted in term 
0: negated in term
-: does not participate in term
Output:
1: is connected to output
0: no connection to output
PAL
(PROGRAMMABLE ARRAY LOGIC )
- Dãy AND lập trình, dãy OR cố định
- Cấu trúc PAL: số ngõ vào, số ngõ ra và số cổng AND 
trên 1 cổng OR
- Mỗi ngõ ra là cổng OR có số ngõ vào cố định
- Số hạng tích không sử dụng chung cho các ngõ ra
NguyenTrongLuat 13
Cấu trúc PAL 3 ngõ vào, 3 ngõ ra, 3 cổng AND / OR
1
2
3
4
5
6
7
8
9
I
1
I
2
I
3
F
1
F
2
F
3
NguyenTrongLuat 14
A1
2
3
4
5
6
7
8
9
B
C
X
Y
Z
A A B B C C X X
X = A B + B C Z = A B + B C + B C + A C Y = A + B C
= X + B C + A C 
NguyenTrongLuat 15
X = A B + B C Z = A B + B C + B C + A C Y = A + B C
= X + B C + A C 
Bảng nạp PAL
A B C X OUTPUT
X = A B
+ B C
1 1 
1 1 
0 Y = A 
0 0 + B C 
Z = X1
0 0 + B C 
0 1 + A C 
1
2
3
4
5
6
7
8
9
NguyenTrongLuat 16

File đính kèm:

  • pdfbai_giang_ky_thuat_so_chuong_5_pld.pdf