Bài giảng Kỹ thuật số - Chương 4: Mạch tổ hợp

ín hiệu tương tự, ta cũng có các đa hợp tương 
tự với tên gọi khóa tương tự (analog switch), được chế tạo theo công nghệ MOS như IC 4051 
(8 kênh) IC 4053 (2 kênh). . . . Cũng có loại khóa sử dụng được cho cả tín hiệu tương tự và 
số (bilateral switches) như IC 4016, IC 4066,. . mà sinh viên có thể tìm hiểu, sử dụng dễ dàng 
khi có bảng tra kỹ thuật. 
4.3.4 Mạch giải đa hợp 
 Mạch giải đa hợp thực chất là mạch giải mã trong đó ngã vào cho phép trở thành ngã 
vào dữ liệu và ngã vào của tổ hợp số nhị phân trở thành ngã vào địa chỉ. 
Trên thị trường, người ta chế tạo mạch giải mã và giải đa hợp chung trong một IC, tùy 
theo điều kiện mà sử dụng. Thí dụ IC 74138 là IC Giải mã 3 sang 8 đường đồng thời là mạch 
giải đa hợp 1 → 8. 
 Khi sử dụng IC 74138 làm mạch giải đa hợp, người ta dùng một ngã vào cho phép làm 
ngã vào dữ liệu và các ngã vào số nhị phân làm ngã vào địa chỉ. (H 4.22a) là IC 74138 dùng 
giải đa hợp với ngã vào dữ liệu là 2AG . (H 4.22b) là dạng dữ liệu vào 2AG và ra ở 0Y (vì 
CBA=000), các ngã ra khác ( 71 YY − ) ở mức cao. 
 (a) (H 4.22) (b) 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 19 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
4.4 MẠCH SO SÁNH 
4.4.1 Mạch so sánh 2 số 1 bit 
 Trước tiên ta thiết kế mạch so sánh hai số 1 bit. 
 Bảng sự thật của mạch so sánh một bit có ngã vào cho phép (nối mạch) G : 
G a b S (a>b) I (a<b) E (a=b) 
0 x x 0 0 0 
1 
1 
1 
1 
0 
0 
1 
1 
0 
1 
0 
1 
0 
0 
1 
0 
0 
1 
0 
0 
1 
0 
0 
1 
 Bảng 4.7 
(H 4.23) 
 Từ mạch so sánh 1 bit ta có thể mở rộng để so sánh nhiều bit. 
4.4.2 Mạch so sánh 2 số nhiều bit 
Để so sánh 2 số nhiều bit, trước tiên người ta so sánh 2 bit cao nhất (MSB), kết quả 
lớn hoặc nhỏ hơn do 2 bit này quyết định, nếu 2 bit MSB bằng nhau người ta so sánh 2 bit có 
trọng số thấp hơn tiếp theo và kết quả được quyết định theo cách tương tự như ở 2 bit MSB. . 
. . . Sự so sánh được lặp lại cho đến bit LSB để được kết cuối cùng. 
Dưới đây là sơ đồ mạch so sánh 3 bit (H 4.24). 
(H 4.24) 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 20 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
 - IC 1 so sánh 2 bit cao (a3 & b3) nên ngã vào cho phép được đưa lên mức cao, nếu kết 
quả bằng nhau, ngã ra E của nó lên cao, cho phép IC 2 so sánh, nếu kết quả lại bằng nhau, ngã 
ra E của IC 2 lên cao cho phép IC 3 so sánh, kết quả bằng nhau cuối cùng chỉ bởi ngã ra E của 
IC 3. 
 - Các ngã vào cổng OR nhận tín hiệu từ các ngã ra S (hoặc I) sẽ cho kết quả lớn hơn 
(hoặc nhỏ hơn) tùy vào kết quả so sánh ở bất cứ bit nào. Thật vậy khi có một kết quả lớn hơn 
(hoặc nhỏ hơn) thì S (hoặc I) ở một IC lên cao, các ngã ra E và I (hoặc S) của các IC khác 
bằng 0, đây là điều kiện mở cổng OR để cho kết quả so sánh xuất hiện ở một trong các cổng 
OR này. 
 Trên thị trường có sẵn loại IC so sánh 4 bit 7485 có ngã nối mạch để mở rộng việc so 
sánh cho số nhiều bit hơn. 
Bảng sự thật của IC 7485 
Trạng 
thái 
Ngã 
A3,B3
vào 
A2,B2
so 
A1,B1
sánh 
A0,B0
Vào 
A’>B’
nối 
A’<B’
mạch 
A’=B’ 
A>B 
ra 
A<B
A=B
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
A3>B3
A3< 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
A3= 
B3
x 
x 
A2>B2
A2< 
B2
A2= 
B2
A2= 
B2
A2= 
B2
A2= 
B2
A2= 
B2
A2= 
B2
A2= 
B2
x 
x 
x 
x 
A1>B1
A1< 
B1
A1= 
B1
A1= 
B1
A1= 
B1
A1= 
B1
A1= 
B1
x 
x 
x 
x 
x 
x 
A0>B0
A0< 
B0
A0= 
B0
A0= 
B0
A0= 
B0
x 
x 
x 
x 
x 
x 
x 
x 
0 
1 
0 
x 
x 
x 
x 
x 
x 
x 
x 
0 
0 
1 
x 
x 
x 
x 
x 
x 
x 
x 
1 
0 
0 
1 
0 
1 
0 
1 
0 
1 
0 
0 
1 
0 
0 
1 
0 
1 
0 
1 
0 
1 
0 
0 
1 
0 
0 
0 
0 
0 
0 
0 
0 
1 
0 
0 
 Bảng 4.8 
Dựa vào bảng sự thật, ta thấy: 
- Khi dùng IC 7485 để so sánh 2 số 4 bit ta phải giữ ngã vào nối mạch A’=B’ ở mức 
cao, hai ngã vào nối mạch còn lại ở mức thấp, như vậy IC mới thể hiện được kết quả của trạng 
thái 9. 
 - Khi so sánh 2 số nhiều bit hơn ta phải dùng nhiều IC 7485 và nối ngã ra của IC so 
sánh bit thấp vào ngã vào nối mạch tương ứng của các IC so sánh các bit cao hơn và IC so 
sánh các bit thấp nhất có ngã vào nối mạch được mắc như khi dùng riêng lẻ. Để đọc được kết 
quả so sánh ta phải quan tâm tới các trạng thái 9, 10 và 11 trong bảng sự thật. 
(H 4.25) cho ta cách mắc 2 IC 7485 để so sánh 2 số nhị phân 8 bit: 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 21 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
(H 4.25) 
Thí dụ : 
a. So sánh hai số A7 . . . .A0 = 10101111 và B7 . . . . B0 = 10110001 
IC 2 so sánh các bit cao A7 . . .A4 = 1010 và B7 . . .B4 =1011 có A7= B7 , A6= B6 , A5= 
B5 và A4<B4 cho ngã ra A<B = 1 bất chấp trạng thái của các ngã vào nối mạch (trạng thái 8). 
Điều này có nghĩa là khi IC so sánh bit cao thấy có kết quả khác nhau giữa 2 số bit cao thì 
không quan tâm tới kết quả của bit thấp. 
b. So sánh hai số A7 . . . .A0 = 10101111 và B7 . . . . B0 = 10101001 
Trong trường hợp này kết quả hai số bit cao bằng nhau nên IC 2 nhìn vào ngã vào nối 
mạch để xem kết quả so sánh của IC1 (so sánh bit thấp), A3A2A1A0 =1111>B3B2B1B0 = 1001 
nên ngã ra A>B = 1 để chỉ kết quả so sánh của 2 số 8 bit (trạng thái 10). 
4.5 MẠCH KIỂM / PHÁT CHẴN LẺ 
 Do yêu cầu kiểm sai trong truyền dữ liệu, người ta có phương pháp kiểm tra chẵn lẻ. 
Trong phương pháp này, ngoài các bit dữ liệu, người ta thêm vào 1 bit kiểm tra sao cho tổng 
số bit 1 kể cả bit kiểm tra là số chẵn (KT chẵn) hoặc lẻ (KT lẻ) 
1 0 1 1 0 0 1 1 ← Bit chẵn lẻ thêm vào (KT lẻ) 
1 1 0 0 1 0 1 0 ← Bit chẵn lẻ thêm vào (KT chẵn) 
Ở nơi thu, mạch kiểm tra chẵn lẻ sẽ kiểm tra lại số số 1 có trên tất cả các bit để biết 
dòng dữ liệu nhận được đúng hay sai. 
Với phương pháp này máy thu sẽ có kết luận đúng khi số bit lỗi là số lẻ. Như vậy 
phương pháp chỉ cho kết quả đúng với xác suất 50%, tuy nhiên vì xác suất để một lỗi xảy ra là 
rất nhỏ nên phương pháp vẫn được sử dụng phổ biến trong một số hệ truyền thông. 
4.5.1 Mạch phát chẵn lẻ (Parity Generator, PG) 
Ta sẽ xét trường hợp mạch có 4 bit dữ liệu. 
Mạch có 4 ngã vào dữ liệu A, B, C, D và 1 ngã vào chọn chẵn lẻ S 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 22 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
- Giai đoạn 1: Thiết kế mạch ghi nhận số bit 1 là chẵn hay lẻ 
Giả sử ta muốn có mạch báo kết quả Y=1 khi số bit 1 là lẻ và Y=0 khi ngược lại. 
Lợi dụng tính chất của cổng EX-OR có ngã ra =1 khi số số 1 ở ngã vào là lẻ. Với 4 
ngã vào, ta dùng 3 cổng EX-OR để thực hiện mạch ghi nhận này: 
 D)(CB)(AY ⊕⊕⊕= 
(H 4.26) 
- Giai đoạn 2: Thiết kế phần mạch tạo bit chẵn lẻ P theo sự điều khiển của ngã vào S 
Giả sử ta muốn có 
Tổng số bit 1 của A, B, C, D, P là lẻ khi S = 1 và chẵn khi S = 0 
S Số bít 1 của ABCD Y P 
0 
0 
1 
1 
Lẻ 
Chẵn 
Lẻ 
Chẵn 
1 
0 
1 
0 
1 
0 
0 
1 
 Bảng 4.9 
Bảng 4.9 cho kết quả: YSP ⊕= 
 Vậy mạch có dạng 
(H 4.27) 
4.5.2 Mạch kiểm chẵn lẻ (Parity checker, PC) 
 Nếu ta xem mạch phát ở (H 4.27) như là mạch có 5 ngã vào thì ngã ra P quan hệ với 
số lượng bit 1 ở các ngã vào đó có thể được suy ra từ bảng 4.9 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 23 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
Số bít 1 của ABCDS P 
Lẻ 
Chẵn 
1 
0 
 Bảng 4.9 
Như vậy, ta có thể dùng mạch phát ở trên để làm mạch kiểm tra chẵn lẻ. 
Tóm lại, một hệ thống gồm mạch phát và kiểm chẵn lẽ được mắc như (H 4.28) 
Khi ngã vào S của mạch phát đưa xuống mức 0, nếu bản tin nhận đúng thì ngã ra P ở mạch 
kiểm cũng xuống 0. 
(H 4.28) 
 Trên thị trường có các IC kiểm/phát chẵn lẻ như 74180 (9 bit) 74280 (9 bit), loại 
CMOS có 40101 (9 bit), 4531 (13 bit). 
BÀI TẬP 
1. Thiết kế mạch mã hóa 32 đường sang 5 đường dùng IC 74148 và cổng logic. 
2. Thiết kế mạch giải mã 4 đường sang 16 đường từ mạch giải mã 2 đường sang 4 đường có 
ngã vào cho phép. 
3. Thiết kế mạch so sánh 4 bit từ mạch so sánh 1 bit 
4. Thiết kế mạch chuyển từ mã Gray sang mã nhị phân 
5. Thiết kế mạch chuyển từ mã BCD sang mã Excess-3 của các số từ 0 đến 9. 
(Mã Excess-3 của 1 số có được từ trị nhị phân tương ứng cộng thêm 3, thí dụ mã số 0 là 0011, 
mã số 9 là 1100) 
6. Dùng một mạch giải mã 3 sang 8 đường, 2 cổng NAND 3 ngã vào và 1 cổng AND 2 ngã 
vào thực hiện các hàm sau: 
 F1 = Σ(1,2,3) ; F2 = Σ(4,5,7) ; F3 = Σ(1,2,3,4,5,7) 
KỸ THUẬT SỐ 
________________________________________________________Chương 4 
Mạch tổ hợp IV - 24 
___________________________________________________________________________
____________________________________________________________Nguyễn Trung Lập 
7. Cài đặt các hàm sau dùng bộ dồn kênh (multiplexer) 4 → 1 (Dùng thêm cổng logic nếu 
cần) 
(1,3,6)F
C)B(AF
ACCBCBABAF
3
2
1
∏=
⊕=
+++=
8. Thiết kế mạch MUX 4 → 1 từ các MUX 2 → 1 
9. Dùng 2 MUX 2 → 1 để thực hiện 1 MUX 3 → 1 như sau: 
 AB = 00 chọn C 
 AB = 01 chọn D 
 AB =1X chọn E (Trường hợp này B không xac định). 
10. Thực hiện hàm Z= AB +BC + CA 
 - Giải mã 3 sang 8 đường (dùng thêm cổng logic nếu cần). 
 - Đa hợp 4 → 1 (dùng thêm cổng logic nếu cần). 
 - Hai mạch cộng bán phần và một cổng OR. 
KỸ THUẬT SỐ