Giáo trình Thực tập Kỹ thuật số - Bài 3: Hợp kênh và phân kênh (Multiplexer and Demultiplexer)

 25
Bài 3: hợp kênh và phân kênh 
(Multiplexer and Demultiplexer) 
A. Phần tóm tắt lý thuyết 
Các mạch logic đ−ợc phân làm hai loại : Mạch tổ hợp (Combinational logic 
circuits) và mạch kế tiếp hay còn gọi là mạch dãy (Sequential logic circuits). 
Mạch logic tổ hợp là những mạch có giá trị lối ra tại một thời điểm là xác 
định chỉ phụ thuộc vào các giá trị lối vào ở thời điểm đó. Không phụ thuộc giá trị 
lối ra ở thời điểm quá khứ. Mạch tổ hợp đ−ợc xây dựng từ các cửa logic cơ bản. 
Căn cứ vào các thuật toán logic ta sẽ thiết kế đ−ợc mạch điện tử ví dụ nh− hợp 
kênh, phân kênh, giải mã (decoder), cộng (adder), trừ (subtractor), đơn vị logic số 
học (Arithmetic logic Unit) ... 
Mạch dãy là những mạch có giá trị lối ra ở một thời điểm nào đó không chỉ 
phụ thuộc vào các giá trị lối vào ở thời điểm đó mà còn phụ thuộc vào giá trị lối ra 
của nó ở thời điểm tr−ớc đó. Nh− vậy mạch dãy đ−ợc xây dựng từ các phần tử nhớ 
đó là các trigơ hay còn gọi là Flip - Flop. Giá trị đặc biệt của mạch dãy ở tính chất 
“nhớ” của chúng. Bộ ghi dịch, bộ đếm... thuộc về mạch dãy. 
1. Hợp kênh (MUX). 
Hợp kênh là một mạch tổ hợp có nhiều đầu vào nh−ng chỉ có một đầu ra. 
Hợp kênh làm nhiệm vụ nh− một khoá chuyển mạch. Nó chuyển số liệu (data) từ 
một trong số đầu vào D0, D1, D2 ... đến đầu ra Y . 
Việc lựa chọn cho dữ liệu nào đ−ợc chuyển ra đầu ra Y nhờ tín hiệu logic 
tác dụng vào đầu “chọn lọc” (Selection) S0, S1, S2 ... và cổng cho phép G (gate). 
Ví dụ với hợp kênh 4 đ−ờng vào, 1 đ−ờng ra (một nửa IC 
74LS153) có sơ đồ và hoạt động theo bảng chân lý sau: 
D3 D2 D1 D0 G S0 S1 Y 
 d3 d2 d1 d0 
 d3 d2 d1 d0 
 d3 d2 d1 d0 
 d3 d2 d1 d0 
 d3 d2 d1 d0 
 1 x x 
 0 0 0 
 0 0 1 
 0 1 0 
 0 1 1 
1 
d0 
d1 
d2 
d3 
 26
Các ký hiệu d0, d1, d2, d3 chỉ các thông tin logic t−ơng ứng với các đầu vào 
D0, D1, D2, D3. Cách viết nh− vậy mang tính chất tổng quát hơn. 
Bộ hợp kênh nếu có n đầu vào dữ liệu thì số đầu chọn lọc S phải thỏa mãn: 
 S = log2n 
 Hợp kênh làm nhiệm vụ chọn lọc cho nên còn có tên là bộ chọn (Selector). 
Vi mạch 74LS153 chứa 2 bộ hợp kênh vào 4 ra 1. 
D3
D2
D1
D0
S0
S1
G
74LS153
I3a
I2a
I1a
I0a
S1
S0
I3b
I2b
I1b
I0b
Ea
Eb
Ya
Yb
74LS153
 27
2. Phân kênh (DMUX) 
Phân kênh là một mạch tổ hợp có một đầu vào nh−ng có nhiều đầu ra. Nh− 
vậy phân kênh hoạt động theo nguyên tắc ng−ợc lại với hợp kênh. Nhiệm vụ của 
phân kênh giống nh− các khoá chuyển mạch, nó chuyển số liệu (data) từ một đầu 
vào và phân phát đến một trong số các đầu ra. D−ới đây là s đồ logic của một 
phân kênh vào 1 ra 4. Đầu vào số liệu D, hai đầu chọn là S0 và S1, đầu ra Y0, Y1, 
Y2, Y3. 
Nếu gọi n là số đầu ra, S là số đầu chọn thì giữa n và S có mối quan hệ 
giống nh− hợp kênh: 
 S = log2n 
D S1 S0 3Y 2Y 1Y 0Y
 d 0 0 
 d 0 1 
 d 1 0 
 d 1 1 
 1 1 1 d 
 1 1 d 1 
 1 d 1 1 
 d 1 1 1 
Y3
Y2
Y1
Y0
D
S0
S1
 28
ở đây d là thông tin logic của đầu vào dữ liệu D. 
Sơ đồ logic trên đây giống hệt một nửa sơ đồ logic của IC 74LS139. 
Cần l−u ý rằng một số phân kênh đ−ợc dùng làm bộ giải mã (chuyển tín hiệu đầu 
vào theo mã này đến đầu ra theo mã khác). Do đó trong một số sách cẩm nang 
74LS139 đ−ợc xếp vào loại giải mã/phân kênh (DECODER / DEMULTIPLEXER). 
A1a
A0a
Ea
A1b
A0b
Eb
Q3a
Q2a
Q1a
Q0a
Q3b
Q2b
Q1b
Q0b
74LS139
 29
B. Phần thực nghiệm 
1. Nghiên cứu sự hoạt động của phân kênh 74LS139 vào 1 ra 4 và 
kiểm tra bảng chân lý của nó. 
ƒ Sơ đồ thí nghiệm: 
ƒ Các b−ớc tiến hành thí nghiệm: 
B−ớc1: 
 Thực hiện vẽ mạch nh− hình trên bằng cách sử dụng: 
 01 Phân kênh vào 1 ra 4 [Digital by Function/Decoder/74LS139] 
 03 Logic switch [Switches/Digital/Logic Switch] (s) 
 04 Logic Display [Displays/Digital/Logic Display] (9) 
Chú ý: 
 [ ] Đ−ờng dẫn để lấy linh kiện trong th− viện 
 ( ) Ký hiệu phím tắt 
B−ớc 2: 
 Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ. Kích 
chuột vào các logic switch để lần l−ợt thay đổi các mức logic của các 
logic switch. Hãy quan sát sự thay đổi các trạng thái ở lối ra L0, L1, L2, L3. 
B−ớc 3: 
- Thay đổi các giá trị logic lối vào D, S0, S1 thông qua các logic switch, 
quan sát giá trị logic lối ra L0, L1, L2, L3 và điền đầy đủ vào bảng 
chân lý. 
- So sánh với bảng chân lý ở phần lý thuyết 
2. Xây dựng phân kênh vào 1 ra 8 bằng 74LS139 
ƒ Sơ đồ thí nghiệm 
Đầu vào Đầu ra 
D S1 S0 L3 L2 L1 L0
1 x x 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
S1
5V
S0
5V
D
0V
L3 L2 L1 L0
74LS139
A1a
A0a
Ea
A1b
A0b
Eb
Q3a
Q2a
Q1a
Q0a
Q3b
Q2b
Q1b
Q0b
 30
Các b−ớc tiến hành thí nghiệm: 
B−ớc1: 
 Thực hiện vẽ mạch nh− hình trên bằng cách sử dụng: 
 01 Phân kênh vào 1 ra 4[Digital by Function/Decoder/74LS139] 
 03 Logic switch [Switches/Digital/Logic Switch] (s) 
 04 Logic Display [Displays/Digital/Logic Display] (9) 
B−ớc 2: 
 Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ. Kích 
 chuột vào các logic switch để lần l−ợt thay đổi các mức logic của các 
 logic switch. Hãy quan sát sự thay đổi các trạng thái ở lối ra. 
B−ớc 3: 
- Thay đổi các giá trị logic lối vào G, S0, S1, S2 thông qua các logic 
switch, quan sát giá trị logic lối ra L0, ... L7 và điền đầy đủ vào bảng 
chân lý. 
- So sánh với bảng chân lý ở phần lý thuyết 
Đầu vào Đầu ra 
D S2 S1 S0
7Y
6Y
5Y
4Y
3Y
2Y
1Y
0Y
1 x x x 
0 0 0 0 
0 0 0 1 
0 0 1 0 
0 0 1 1 
0 1 0 0 
0 1 0 1 
0 1 1 0 
0 1 1 1 
 31
3. Xây dựng phân kênh vào 1 ra 8 bằng 74LS139 và Không Và 
74LS00 
ƒ Sơ đồ thí nghiệm 
ƒ Các b−ớc tiến hành thí nghiệm: 
B−ớc1: 
 Thực hiện vẽ mạch nh− hình trên bằng cách sử dụng: 
 01 Phân kênh vào 1 ra 4 [Digital by Function/Decoder/74LS139] 
 03 Logic switch [Switches/Digital/Logic Switch] (s) 
 04 Logic Display [Displays/Digital/Logic Display] (9) 
B−ớc 2: 
Sau khi vẽ xong mạch, bạn nhấp lên nút “Run” trên thanh công cụ. Kích 
chuột vào các logic switch để lần l−ợt thay đổi các mức logic của các 
logic switch. Hãy quan sát sự thay đổi các trạng thái ở lối ra L. 
B−ớc 3: 
- Thay đổi các giá trị logic lối vào D, S0, S1, S2 thông qua các logic 
switch, quan sát giá trị logic lối ra L và điền đầy đủ bảng chân lý. 
- So sánh với bảng chân lý ở phần lý thuyết 
 32
4. Kiểm tra kiến thức 
a) Hãy thiết kế hợp kênh vào 2 ra 1 bằng các cửa không và (74LS00) 
- Vẽ sơ đồ khối. 
- Lập bảng chân lý 
- Viết hàm logic 
- Vẽ mạch 
b) Cho tr−ớc sơ đồ logic hình d−ới đây 
- Điền đầy đủ vào chỗ trống của bảng chân lý. 
- Viết hàm logic 
- Kết luận đây là mạch gì 
Đầu vào Đầu ra 
D S2 S1 S0
7Y
6Y
5Y
4Y
3Y
2Y
1Y
0Y
1 x x x 
0 0 0 0 
0 0 0 1 
0 0 1 0 
0 0 1 1 
0 1 0 0 
0 1 0 1 
0 1 1 0 
0 1 1 1 
Y
G
D3
D2
D1
D0
S0
S1
 33
C. Phụ lục 
 Giới thiệu DataSheet các hãng sản xuất IC trên thế giới của một số IC 
thông dụng sử dụng trong bài thực hành. 
1. Phân kênh họ 74LS139 (MUX) 
Tên IC: 74LS139 
 34
2. Hợp kênh vào 4 ra 1 
Tên IC: 74x153 (TTL)