Bài giảng Dụng cụ bán dẫn - Chương 6: FET (Phần 2) - Hồ Trung Mỹ

Nội dung

• Giới thiệu

• Cấu tạo và nguyên tắc hoạt động

• Đặc tuyến I-V

• Các hiệu ứng thứ cấp

• Mô hình tín hiệu nhỏ - mạch tương đương tín hiệu nhỏ

• Mô hình tín hiệu nhỏ ở tần số cao

• Các ứng dụng của JFET: KĐ, KĐ chopper, khóa analog,

nguồn dòng.

pdf77 trang | Chuyên mục: Dụng Cụ Bán Dẫn | Chia sẻ: tuando | Lượt xem: 531 | Lượt tải: 0download
Tóm tắt nội dung Bài giảng Dụng cụ bán dẫn - Chương 6: FET (Phần 2) - Hồ Trung Mỹ, để xem tài liệu hoàn chỉnh bạn click vào nút "TẢI VỀ" ở trên
1Chương 6
FET
(Field Effect Transistor)
Transistor hiệu ứng trường
ĐHBK Tp HCM-Khoa Đ-ĐT
BMĐT
GVPT: Hồ Trung Mỹ
Môn học: Dụng cụ bán dẫn
2Nội dung
• Giới thiệu
• Cấu tạo và nguyên tắc hoạt động
• Đặc tuyến I-V
• Các hiệu ứng thứ cấp
• Mô hình tín hiệu nhỏ - mạch tương đương tín hiệu nhỏ
• Mô hình tín hiệu nhỏ ở tần số cao
• Các ứng dụng của JFET: KĐ, KĐ chopper, khóa analog, 
nguồn dòng...
36.5 Mạch tương đương 
tín hiệu nhỏ
4Intrinsic and extrinsic FET
5Equivalent circuit of intrinsic and extrinsic FET
6Extrinsic and intrinsic transconductance
7Hỗ dẫn
• Cho biết tác động của điện áp cổng lên dòng máng:
gm = id/vgs
• Đơn vị của hỗ dẫn là micromho (mho) hay 
microsiemen (S).
• gm là độ dốc của đường cong hỗ dẫn.
• gm0 là giá trị tối đa và xảy ra ở VGS = 0.
80
2
4
6
8
-4 -3 -2 -1
VGS [volts]
ID [mA]
Độ dốc 
lớn hơn
Độ dốc cực đại
gm0
Độ dốc cực tiểu
0 01
GS D
m m m
TH DSS
V I
g g g
V I
 
   
 
0
2 DSS
m
TH
I
g
V


Hỗ dẫn của N-JFET có VTH = -4V
9Đặc tuyến gm
ID  IDSS  gm  gm0
ID 
IDSS
2
 gm 
gm0
2
 0,707gm0
ID 
IDSS
4
 gm 
gm0
2
10
Mô hình tín hiệu nhỏ của N-JFET 
(dùng cho JFET trong miền bão hòa)
Vì JFET thường làm việc 
với tiếp xúc PN G-S được 
phân cực ngược:
IG  0
rgs = 
Để làm việc với tín hiệu nhỏ, giới 
hạn tín hiệu vào:
Hệ số khuếch đại nội được cho 
bởi:
 0.2gs GS THv V V 
 
0
2 2
2A DS DSSA Af m
GS TH GS TH TH D
V V IV V
g r
V V V V V I


   
  
11
Mạch KĐ dùng JFET
12
Các cấu hình mạch KĐ dùng N-JFET
13
Tóm tắt các công thức trong mạch KĐ dùng JFET
14
Phân cực JFET
trong miền tích cực
15
RD
R2
+VDD
R1
RS
Phân cực bằng cầu chia áp
Phân cực cổng không thích hợp 
cho miền tích cực.
VS = VG - VGS
ID(sat) =
VDD
RD + RS
VG - VGS
RS
IDQ =
16
Phân cực nguồn dùng 2 nguồn cấp điện
17
Phân cực bằng nguồn dòng
18
Tự phân cực
Với RS trung bình:
19
Tóm tắt phân cực JFET kênh N
20
6.6 Mô hình JFET tín hiệu nhỏ 
ở tần số cao
21
FET high-frequency small-signal model
Cds
D
S
G
Cgs
Cgd
E.g. Cgs = 3pF, Cds = 1pF, Cgd = 2.8pF. 
Cgs is generally the biggest in all FET devices 
BUT CA = Cgd(1 - AV) gives the largest effect (CA >> Cgs)
Hence, this is called Miller capacitance effect or Miller effect.
n
D
S
G
p+p+
+
VDD
-
RD
“Pinch off” 
channel
In active region
Depletion regions 
have capacitances
 Cgs, Cgd, Cds
Depletion region
Depletion capacitances and Miller effect
22
FET high-frequency small-signal model
Cds
D
S
G
Cgs
Cgd
Vds
G
S
D
gmVgs rdVgs
Id
CdsCgs
Ig Cgd
Not zero
High-frequency small-signal model
G
S
D
gmVgs rdVgs Vds
Id
Small-signal model
Ig = 0
Forming model
23
FET common source amplifier at high frequency
VDD
RD
D
S
G
RG
VGG
Vi
Vo
RL
Short-circuit 
capacitors and 
DC voltage 
sources AC equivalent circuit
RD
D
S
G
RG
Vi
Vo
RL
CS amplifier circuit
AC equivalent circuit
24
FET common source amplifier at high frequency
G
S
gmVgs rdVi
D
VoCdsCgs
Cgd
RD RLRG
AC equivalent circuit
RD
D
S
G
RG
Vi
Vo
RL
High-frequency small-signal model circuit
High-frequency small-signal model circuit
Vds
G
S
D
gmVgs rdVgs CdsCgs
Cgd
High-frequency small-signal model
Step 2: 
Put down modelStep 1: 
Put down RG, RD and RL
25
Mô hình JFET tín hiệu nhỏ 
(được đơn giản hóa) ở tần số cao 
• ro là điện trở ra do sự điều chế chiều dài kênh dẫn 
(nghĩa là sự phụ thuộc của ID vào VDS), trị tiêu biểu của 
ro = 10K 1000K
• Cgs : điện dung giữa G và S
• Cgd: điện dung giữa G và D
26
Tần số cắt fT
• Tần số cắt được định nghĩa là tần số mà tại đó hệ số 
khuếch đại dòng iout/iin = 1.
iin iout
2 ( )
gmfT C Cgs gd

 

27
28
29
Tóm tắt JFET
30
Tóm tắt đặc tuyến JFET
31
Tóm tắt công thức JFET
32
Cgs Cgd
Một số đặc tính của JFET kênh N thực tế
33
Một số đặc tính của JFET kênh P thực tế
Cgs Cgd
34
6.7 Một số ứng dụng của JFET
• Khóa điện tử analog (Analog switch)
• Mạch khuếch đại
• Điện trở được điều khiển bằng áp
• Nguồn dòng
• . . .
35
JFET làm công tắc analog
(Analog switch)
36
• A FET as an analogue switch
37
Analog Switch
38
voutvin
VGS
Shunt analog switch
Series analog switch
RD
voutvin
VGS
RD
RD >> RDS
vin < 100 mV
Tỉ số ON-OFF tốt hơn 
công tắc song song
39
40
Mạch dồn kênh
41
Chopper
• Chopper có thể dùng công tắc song song hoặc nối tiếp
• Mạch chopper có thể xây dụng mạch KĐ DC
42
Mạch KĐ chopper
43
Mạch KĐ
44
45
46
47
48
 Buffer Amp. 
 LNA (Low-Noise-Amplifier)
JFET → Low noise device
→ VHF / VHF amp., mixer, oscillators
Khuếch đại đệm 
49
Mạch KĐ/trộn âm thanh
50
Điện trở được điều khiển bằng áp
51
Điện trở được điều khiển bằng áp
52
Điện trở được điều khiển bằng áp
• Hoạt động trong miền Ohm với giá trị VGS giữa 0 và 
VGS(off).
• Làm việc tốt với tín hiệu AC <=200 mVPP
• Điện trở tín hiệu nhỏ: rds = VDS/ID
• Khi VGS càng âm, rds tăng.
• Có thể sử dụng nối tiếp hoặc song song.
53
 Automatic Gain Control (AGC)
* Vout (tăng) → Vgs (tăng) → rds (tăng) → a ́p va ̀o ma ̣ch KĐ nhỏ đi
(âm hơn)
54
JFET - variable resistor
For the circuit above the 
family of curves is for 
changing values of VGS (not 
labelled in this diagram see 
slide 3). For low values of 
VDS the slopes, change from 
a low effective resistance 
(~5v/2.7mA~1.9k) to a low 
resistance (5v/10mA~0.5k). 
The nice part of this is that 
the effective resistance is 
controlled by an input 
voltage. This makes it 
possible to have an element 
in a circuit that can be 
electronically adjusted.
VGS
RG
VDD
RD
VDS, DRAIN-SOURCE 
VOLTAGE, (Volts)
55
JFET - variable resistor (2) 
Now lets analyze the circuit. In the linear region 
we had a relationship between ID and VDS.
To find the effective resistance this is the voltage 
across the channel divided by the current through 
the channel.
  






2
2
2
DS
DSTGSD
V
VVVkI
VGS
RG
VDD
RD
  






2
2
1 DS
TGS
DS
D
DS
V
VVk
V
I
R
If it wasn’t for the last term, we would have a value of 1/RDS that was
proportional to VGS, the control voltage and didn’t depend on VDS
(remember VT is a constant of the FET, the pinch off voltage). This is like
a resistor, and it forms a VOLTAGE DIVIDER with RD.
56
JFET - linearized variable resistor
We can make the circuit almost linear by 
adding a small amount of feedback - that 
is we ‘add’ a small amount of current 
related to VDD that eliminates the last 
term of the previous expression. We then 
get a much more linear curve. 
In lab we will use a similar circuit, but 
the feedback will be for AC signals only. 
How would you do that? (think about 
adding a cap in the feedback - what 
would that do?).
VGS
RG
VDD
RDRG
57
Bộ suy giảm được điều khiển bằng áp
• A voltage controlled attenuator
– for small drain-to-source
voltages FETs resemble
voltage-controlled resistors
– the gate voltage VG is used
to control this resistance and
hence the gain of the potential
divider
– used, for example, in automatic
gain control in radio receivers
58
Nguồn dòng
59
Nguyên tắc cơ bản tạo nguồn dòng bằng JFET
Hãy tìm điều kiện cho JFET và tải để mạch vẫn là nguồn dòng?
Nguồn dòng cơ bản (JFET hoạt động ở miền bão hòa)
Miền dòng hằng hoặc
60
Junction FET - current source
The curve is not effected much by the value of VDS unless it gets too small. This 
means that we can apply a voltage to the gate and get exactly the same current for 
very different voltage drops across DS channel. The circuit above is a self-biased 
voltage controlled current source. If RS is 4k, then from the plot above 1 mA will 
flow resulting in VGS = -4 V. Regardless of the value of Rload (within the limits of 
the power supply VDD) exactly 1 mA will be delivered.
The only downside of this circuit is that the load is not grounded on either end, but 
that can be fixed.
RS
VDD
RLoad
61
Nguồn dòng hằng đơn giản
62
Nguồn dòng hằng đơn giản chỉnh được
63
Precision Current Source
64
65
 Current limiting (giới hạn dòng)
hay
mAIDSS 10  200DSR VmARIV DSDSDS 2.02001 
)1( mAIDS 
* Khi có ngắn mạch ở tải → JFET sẽ giới hạn dòng 
tối đa là IDSS= 10mA 
66
JFET và Zener
67
Các ứng dụng khác của JFET
68
69
70
71
A precision DC voltmeter
• The voltage ranges for this meter are as follows: 0.1 volts, 0.2 volts, 1.0 volts, 
2.0 volts, 10 volts. 20 volts.
• The JFET is being used in the common drain configuration. A reasonable value 
for the capacitor would be 0.01 μF
72
73
74
75
76
A practical high-frequency crystal oscillator
77
Điều chỉnh ánh sáng

File đính kèm:

  • pdfbai_giang_dung_cu_ban_dan_chuong_6_fet_phan_2_ho_trung_my.pdf