Bài giảng Điện tử số - Đại học Bách Khoa Hà Nội

r trường - FET (Field Effect Transistor) MOS 	Metal Oxide SemiconductorCMOS	Complementary MOS73Đặc tính điện của ICDải điện áp quy định mức logicVD: với chuẩn TTL ta có:Dải điện áp không xác định5V2V0.8V0VVào5V3,5V0,5V0VRaDải điện áp không xác định74Đặc tính điện của IC (tiếp)Thời gian truyền: tín hiệu truyền từ đầu vào tới đầu ra của mạch tích hợp phải mất một khoảng thời gian nào đó. Thời gian đó được đánh giá qua 2 thông số:Thời gian trễ: là thời gian trễ thông tin của đầu ra so với đầu vàoThời gian chuyển biến: là thời gian cần thiết để chuyển biến từ mức 0 lên mức 1 và ngược lại.Thời gian chuyển biến từ 0 đến 1 còn gọi là thời gian thiết lập sườn dươngThời gian chuyển biến từ 1 đến 0 còn gọi là thời gian thiết lập sườn âmTrong lý thuyết: thời gian chuyển biến bằng 0Trong thực tế, thời gian chuyển biến được đo bằng thời gian chuyển biến từ 10% đến 90% giá trị biên độ cực đại.75Đặc tính điện của IC (tiếp)Công suất tiêu thụ ở chế độ động:Chế độ động là chế độ làm việc có tín hiệuLà công suất tổn hao trên các phần tử trong vi mạch, nên cần càng nhỏ càng tốt.Công suất tiêu thụ ở chế độ động phụ thuộcTần số làm việc.Công nghệ chế tạo: công nghệ CMOS có công suất tiêu thụ thấp nhất.76Đặc tính cơ của ICLà đặc tính của kết cấu vỏ bọc bên ngoài.Có 2 loại thông dụng:Vỏ tròn bằng kim loại, số chân A = BS = 0 A  B134Bộ so sánh đơn giản (tiếp)Ta có:Suy ra:135Bộ so sánh đơn giản (tiếp)Sơ đồ mạch:136Bộ so sánh đầy đủBộ so sánh 2 bit đầy đủ:Đầu vào: 2 bit cần so sánh ai và biĐầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2 bitai > bi Gi = 1 còn Ei, Li = 0ai Li = 1 còn Ei, Gi = 0ai = bi Ei = 1 còn Gi, Li = 0Sơ đồ khối:137Bộ so sánh 2 bit đầy đủ (tiếp)Bảng thật:Biểu diễn đầu ra theo đầu vào:Sơ đồ mạch: Minh họa138Bộ so sánh đầy đủ 2 số nhị phânCấu tạo: gồm các bộ so sánh 2 bitCó tín hiệu CS (Chip Select)CS = 0, tất cả các đầu ra = 0 (không so sánh)CS = 1, hoạt động bình thườngBiểu diễn các đầu ra của bộ so sánh 2 bit theo đầu vào:Minh họaMạch test139VD: Bộ so sánh 2 số nhị phân 3 bitSơ đồ mạch bộ so sánh 2 số nhị phân 3 bit:A = a2a1a0B = b2b1b0Mạch testMinh họa140Bài tập chương 4Bài 1: Tổng hợp bộ chọn kênh 4-1. Bài 2: Thiết kế bộ trừ/nhân 2 số 2 bit.Bài 3: Tổng hợp bộ chọn kênh 2-1 chỉ dùng NAND. Bài 4: Tổng hợp mạch tổ hợp thực hiện phép toán sau : M = N + 3, biết rằng N là số 4 bit mã BCD còn M là số 4 bit. 141Điện tử sốChương 5HỆ DÃYBộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tinTrường Đại học Bách Khoa Hà Nội142Nội dung chương 55.1. Khái niệm5.2. Mô hình của hệ dãy5.3. Các Trigger5.4. Một số ứng dụng của hệ dãy1435.1. Khái niệmHệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc vào tín hiệu vào tại thời điểm hiện tại mà còn phụ thuộc vào quá khứ của tín hiệu vào.Hệ dãy còn được gọi là hệ có nhớ.Để thực hiện được hệ dãy, nhất thiết phải có phần tử nhớ. Ngoài ra còn có thể có các phần tử logic cơ bản.144Phân loại hệ dãyHệ dãy đồng bộ: khi làm việc cần có 1 tín hiệu đồng bộ để giữ nhịp cho toàn bộ hệ hoạt động.Hệ dãy không đồng bộ: không cần tín hiệu này để giữ nhịp chung cho toàn bộ hệ hoạt động. Hệ dãy đồng bộ nhanh hơn hệ dãy không đồng bộ tuy nhiên lại có thiết kế phức tạp hơn.145Nội dung chương 55.1. Khái niệm5.2. Mô hình của hệ dãy5.3. Các Trigger5.4. Một số ứng dụng của hệ dãy146Mô hình của hệ dãyMô hình của hệ dãy được dùng để mô tả hệ dãy thông qua tín hiệu vào, tín hiệu ra và trạng thái của hệ mà không quan tâm đến cấu trúc bên trong của hệ.147Mô hình của hệ dãy (tiếp)Có 2 loại mô hình:MealyMooreHai loại mô hình trên có thể chuyển đổi qua lại cho nhau.148a. Mô hình MealyMô hình Mealy mô tả hệ dãy thông qua 5 tham số:X = {x1, x2, ..., xn}Y = {y1, y2, ..., yl}S = {s1, s2, ..., sm}FS(S, X)FY(S, X)149Mô hình Mealy (tiếp)Giải thích các kí hiệu:X là tập hợp hữu hạn n tín hiệu đầu vàoY là tập hợp hữu hạn l tín hiệu đầu raS tập hợp hữu hạn m trạng thái trong của hệFS là hàm biến đổi trạng thái. Đối với mô hình kiểu Mealy thì FS phụ thuộc vào S và X → FS = FS(S, X)FY là hàm tính trạng thái đầu ra: FY = FY(S, X)150b. Mô hình MooreMô hình Moore giống như mô hình Mealy, nhưng khác ở chỗ là FY chỉ phụ thuộc vào S:FY = FY(S)151Bảng chuyển trạng tháiMô hình Mealy:152Bảng chuyển trạng thái (tiếp)Mô hình Moore:153Ví dụ về mô hình hệ dãySử dụng mô hình Mealy và Moore để mô tả hệ dãy thực hiện phép cộng.Ví dụ:154Ví dụ: Mô hình MealyX = {00, 01, 10, 11}	- do có 2 đầu vàoY = {0, 1}	- do có 1 đầu raS = {s0, s1}	- s0: trạng thái không nhớ	- s1: trạng thái có nhớHàm trạng thái FS(S, X):	FS(s0, 00) = s0	FS(s0, 01) = s0	FS(s0, 11) = s1	FS(s0, 10) = s0	FS(s1, 00) = s0	FS(s1, 10) = s1	FS(s1, 01) = s1	FS(s1, 11) = s1155Ví dụ: Mô hình Mealy (tiếp)Hàm ra FY(S, X):	FY(s0, 00) = 0	FY(s0, 11) = 0	FY(s0, 01) = 1	FY(s0, 10) = 1	FY(s1, 00) = 1	FY(s1, 10) = 0	FY(s1, 11) = 1	FY(s1, 01) = 0156Bảng chuyển trạng thái157Đồ hình chuyển trạng thái158Ví dụ: Mô hình MooreX = {00, 01, 10, 11}	 - do có 2 đầu vàoY = {0, 1}	 - do có 1 đầu raS = {s00, s01, s10, s11}	 - sij: i = 0 là không nhớ	i = 1 là có nhớ	j = tín hiệu ra159Ví dụ: Mô hình Moore (tiếp)Hàm trạng thái FS(S, X):	FS(s00, 00) = s00	FS(s00, 10) = s01	FS(s00, 01) = s01	FS(s00, 11) = s10	FS(s01, 00) = s00	FS(s01, 10) = s01	FS(s01, 01) = s01	FS(s01, 11) = s10	FS(s10, 00) = s01	FS(s10, 10) = s10	FS(s10, 01) = s10	FS(s10, 11) = s11	FS(s11, 00) = s01	FS(s11, 01) = s10	FS(s11, 11) = s11	FS(s11, 10) = s10Hàm ra FY(S):	FY(s00) = 0	FY(s01) = 1	FY(s10) = 0	FY(s11) = 1160Bảng chuyển trạng thái161Đồ hình chuyển trạng thái162Nội dung chương 55.1. Khái niệm5.2. Mô hình của hệ dãy5.3. Các Trigger5.4. Một số ứng dụng của hệ dãy163TriggerPhần tử cơ bản của hệ dãy chính là các phần tử nhớ hay còn gọi là các triggerĐầu ra của trigger chính là trạng thái của nóMột trigger có thể làm việc theo 2 kiểu:Trigger không đồng bộ: đầu ra của trigger thay đổi chỉ phụ thuộc vào tín hiệu đầu vàoTrigger đồng bộ: đầu ra của trigger thay đổi phụ thuộc vào tín hiệu vào và tín hiệu đồng bộ164Các kiểu đồng bộĐồng bộ theo mức:Mức cao:Khi tín hiệu đồng bộ có giá trị logic bằng 0 thì hệ nghỉ (giữ nguyên trạng thái)Khi tín hiệu đồng bộ có giá trị logic bằng 1 thì hệ làm việc bình thường.Mức thấp:Khi tín hiệu đồng bộ có giá trị logic bằng 1 thì hệ nghỉ (giữ nguyên trạng thái)Khi tín hiệu đồng bộ có giá trị logic bằng 0 thì hệ làm việc bình thường.165Các kiểu đồng bộ (tiếp)Đồng bộ theo sườn:Sườn dương:Khi tín hiệu đồng bộ xuất hiện sườn dương (sườn đi lên, từ 0 → 1) thì hệ làm việc bình thườngTrong các trường hợp còn lại, hệ nghỉ (giữ nguyên trạng thái).Sườn âm:Khi tín hiệu đồng bộ xuất hiện sườn âm (sườn đi xuống, từ 1 → 0), hệ làm việc bình thườngTrong các trường hợp còn lại, hệ nghỉ (giữ nguyên trạng thái).166Các kiểu đồng bộ (tiếp)Đồng bộ kiểu xung: Khi có xung thì hệ làm việc bình thườngKhi không có xung thì hệ nghỉ (giữ nguyên trạng thái).167Các loại TriggerCó 4 loại Trigger:RS	Reset - Set 	Xóa - Thiết lập D	Delay	TrễJK	Jordan và Kelly	Tên 2 nhà phát minhT	Toggle	Bập bênh, bật tắt168a. Trigger RSSơ đồ khối:Trigger RS hoạt động được ở cả 2 chế độ đồng bộ và không đồng bộ169Bảng chuyển trạng thái của RS170Ví dụCho Trigger RS đồng bộ mức cao và đồ thị các tín hiệu R, S như hình vẽ. Hãy vẽ đồ thị tín hiệu ra Q.171Ví dụ (tiếp)172b. Trigger DTrigger D có 1 đầu vào là D và hoạt động ở 2 chế độ đồng bộ và không đồng bộ.Ta chỉ xét trigger D hoạt động ở chế độ đồng bộ.173Trigger D đồng bộTrigger D đồng bộ theo mức gọi là chốt D (Latch)Trigger D đồng bộ theo sườn được gọi là xúc phát sườn (Edge trigged)174Bảng chuyển trạng thái của D175Ví dụ 1Cho chốt D kích hoạt mức cao. Hãy vẽ tín hiệu ra Q dóng trên cùng trục thời gian với tín hiệu vào D.176Ví dụ 1 (tiếp)177Ví dụ 2Cho trigger D xúc phát sườn dương. Hãy vẽ tín hiệu ra Q dóng trên cùng trục thời gian với tín hiệu vào D.178Ví dụ 2 (tiếp)179c. Trigger JKTrigger JK chỉ hoạt động ở chế độ đồng bộSơ đồ khối:180Bảng chuyển trạng thái của JKJ ~ SK ~ R181d. Trigger TTrigger T chỉ hoạt động ở chế độ đồng bộSơ đồ khối:182Bảng chuyển trạng thái của T183Nội dung chương 55.1. Khái niệm5.2. Mô hình của hệ dãy5.3. Các Trigger5.4. Một số ứng dụng của hệ dãy1841. Bộ đếm và chia tần sốBộ đếm được dùng để đếm xungBộ đếm được gọi là module n nếu nó có thể đếm được n xung: từ 0 đến n-1Có 2 loại bộ đếm:Bộ đếm không đồng bộ: không đồng thời đưa tín hiệu đếm vào các đầu vào của các triggerBộ đếm đồng bộ: có xung đếm đồng thời là xung đồng hồ clock đưa vào tất cả các trigger của bộ đếm185Bộ đếm không đồng bộ module 16 Đếm từ 0 đến 15 và có 16 trạng tháiMã hóa thành 4 bit A,B,C,D tương ứng với q4,q3,q2,q1Cần dùng 4 trigger (giả sử dùng trigger JK)186Bộ đếm không đồng bộ module 16Bảng đếm xung:187Biểu đồ thời gian:NX: Bộ đếm này đồng thời cũng là bộ chia tần sốBộ đếm không đồng bộ module 16188Có 10 trạng thái  cần dùng 4 TriggerGiả sử dùng Trigger JK có đầu vào CLR (CLEAR: xóa) tích cực ở mức thấpNếu CLR = 0 thì q = 0Cứ mỗi khi đếm đến xung thứ 10 thì tất cả các q bị xóa về 0Sơ đồ: (các J=K=1)Bộ đếm không đồng bộ module 10189Bộ đếm đồng bộ module 8Có 8 trạng thái  cần dùng 3 TriggerGiả sử dùng các Trigger JKBảng đếm xung:190Bộ đếm đồng bộ module 8 (tiếp)191Bộ đếm lùi không đồng bộ module 8Giả sử dùng Trigger JK có đầu vào PR (PRESET: thiết lập trước) tích cực ở mức thấpNếu PR = 0 thì q = 1Đầu tiên cho PR = 0 thì q1q2q3 = 111Sau đó cho PR = 1, hệ hoạt động bình thườngxungq3 q2 q1012345678111100001110011001101010101Số đếm765432107192Bộ đếm lùi không đồng bộ module 81932. Thanh ghiThanh ghi có cấu tạo gồm các trigger nối với nhauChức năng:Để lưu trữ tạm thời thông tinDịch chuyển thông tinLưu ý: cả thanh ghi và bộ nhớ đều dùng để lưu trữ thông tin, nhưng thanh ghi có chức năng dịch chuyển thông tin. Do đó, thanh ghi có thể sử dụng làm bộ nhớ, nhưng bộ nhớ không thể làm được thanh ghi.194Phân loạiVào nối tiếp ra nối tiếpVào nối tiếp ra song songVào song song ra nối tiếpVào song song ra song song01010011010100110101001101010011195Ví dụThanh ghi 4 bit vào nối tiếp ra song song dùng Trigger D196Ví dụ (tiếp)Bảng số liệu khảo sát:197KS28:  k28cnttPass: “tap the”SPKT Tin K50Lớp phó: Trần Thị Dung 0976324219.198