Bài giảng Kỹ thuật vi xử lý - Chương 4: Phối ghép với bộ nhớ và thiết bị vào ra

ÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 6
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
1. Các tín hiệu của 8088
 Nhóm các tín hiệu trạng thái:
• S3, S4: phối hợp cho biết trạng thái truy nhập các thanh ghi đoạn
– 00: CPU truy nhập đoạn dữ liệu phụ ES
– 01: CPU truy nhập đoạn ngăn xếp SS
– 10: CPU truy nhập đoạn mã hoặc không đoạn nào
– 11: CPU truy nhập đoạn dữ liệu
• S5: S5 phản ánh giá trị cờ IF
• S6: S6 luôn bằng 0
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 7
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
1. Các tín hiệu của 8088 – Chu kỳ bus
IO/M DT/R SS0
0 0 0 Đọc mã lệnh
0 0 1 Đọc bộ nhớ
0 1 0 Ghi bộ nhớ
0 1 1 Buýt rỗi
1 0 0 Chấp nhận yêu cầu ngắt
1 0 1 Đọc thiết bị ngoại vi
1 1 0 Ghi thiết bị ngoại vi
1 1 1 Dừng
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 8
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
1. Các tín hiệu của 8088 – Chế độ Min/Max
 VXL có thể làm việc ở 2 chế độ: Min và Max
 Chế độ Min
 Chân MN/MX nối nguồn 5v
 CPU tự sinh các tín hiệu điều khiển bộ nhớ và các thiết bị
ngoại vi truyền thống
 Các tín hiệu: IO/M, WR, INTA, ALE, HOLD, HLDA, DT/R, DEN
 Chế độ Max
 Chân MN/MX nối đất
 CPU gửi các tín hiệu trạng thái đến mạch phụ trợ và các mạch
này sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi
 Các tín hiệu: RQ/GT0, RQ/GT1, LOCK, S2, S1, S0, QS0, QS1
3BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 9
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.a Mạch tạo xung nhịp 8284
 Cung cấp tín hiệu CLOCK,
READY và RESET
 OSC: Tín hiệu xung nhịp vào
(thạch anh) fx
 EFI: Xung nhịp ngoài
 CLK: Xung nhịp (fCLK= fx/3)
 PCLK: Xung nhịp ngoại vi
(FPCLK = fx/6)
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 10
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.a Mạch tạo xung nhịp 8284 ghép nối với CPU
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 11
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.b Định thời và chu trình đọc ghi bus
 Truy nhập bộ nhớ, vào/ra tính theo chu trình buýt. Chu
trình buýt tiêu biểu gồm 4 xung nhịp đồng hồ (T)
 Sinh tín hiệu địa chỉ trên buýt địa chỉ (T1)
 Sinh tín hiệu đọc/ghi trong xung (T2-T3)
 Đọc/Lưu dữ liệu trên buýt dữ liệu (T3)
 Để truyền dữ liệu không lỗi, các tín hiệu trên buýt cần
được tạo và duy trì trong chu trình buýt
 Biến dạng do trở kháng (tự cảm,điện dung)
 Trễ tín hiệu khi lan truyền trên buýt
 Hình dạng xung (sườn lên, xuống, độ rộng)
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 12
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.b Định thời và chu trình đọc ghi bus
 T1: khởi đầu chu trình. Sinh các tính hiệu điều khiển
chốt, kiểu thao tác, hướng dữ liệu và địa chỉ
 T2: sinh tín hiệu điều khiển đọc/ghi. DEN báo dữ liệu ra
sẵn sàng. READY báo dữ liệu vào sẵn sàng.
 T3: Đọc/Ghi dữ liệu
 T4: Kết thúc các tín hiệu điều khiển
4BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 13
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.b Chu trình đọc bus
ALE
T1
CLOCK
T2 T3 T4
AD7 - AD0
A15 - A8
A19/S6 - A16/S3
DT/R
__
IO/M
__
____
RD
DEN
______
A15 - A8
A19 - A16 S6 - S3
A7 - A0 Dữ liệu ngoàigarbage
Truy nhập
địa chỉ
Trễ địa
chỉ
Xác lập
dữ liệu
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 14
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
2.b Chu trình ghi bus
ALE
T1
CLOCK
T2 T3 T4
AD7 - AD0
A15 - A8
A19/S6 - A16/S3
DT/R
__
IO/M
__
_____
WR
DEN
______
A19 - A0
from 74LS373 to memory
A15 - A8
A19 - A16 S6 - S3
A19 - A0 from 74LS373
A7 - A0 D7 - D0 (tới buýt ngoài )
2 xung nhịp
Độ rộng xung
ghi
Chờ dữ liệu
Trễ điều
khiển
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 15
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3. Phối ghép CPU với bộ nhớ
 Vai trò:
 Chọn mạch nhớ cần đọc ghi
 Chọn ô nhớ cần đọc ghi
 Đầu vào:
 20 bit địa chỉ vật lý
 Các tín hiệu IO/M và RD (đọc) hoặc WR (ghi)
 Các loại mạch nhớ:
 ROM/EPROM
 SRAM
 DRAM
Mạch phối ghép: NAND, 74LS134, EPROM
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 16
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.a Cấu trúc mạch nhớ - tổng quát
 A1-Am: Địa chỉ
 D0-D7: Dữ liệu
WE: Cho phép ghi
 OE: Cho phép ra
 CS: Kích hoạt
A0
A1
A2
Am
WE
C
S
O
E
D0
D1
D2
D7
WR
RD
5BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 17
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.a Cấu trúc mạch nhớ - EFROM Intel 2176(2Kx8)
 A0-A10: Địa chỉ
 CS: chọn chíp
(0-đọc,1-ghi)
 PD/PGM: Duy trì/Lập
trình Vpp = 25V
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 18
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.a Cấu trúc mạch nhớ - SRAM
 Hitachi HM62864 - 64K8
 Tốc độ 50-85ns
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 19
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.a Cấu trúc mạch nhớ - DRAM
 TMS 4464
 64K4
 64K = {RA0 
RA7}+{CA0CA
7}
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 20
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã địa chỉ bộ nhớ
 Ánh xạ các tín hiệu địa chỉ
thành tín hiệu chọn (kích
hoạt) chíp nhớ
 A19A18..An 
CS0,CS1,…,CSn
 Giải mã đầy đủ
 Sử dụng A19A18..A0
 Giải mã rút gọn
 Sử dụng A19A18..An;n>0
A19
A18
A17
An
Các tín
hiệu điều
khiển
6BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 21
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch lôgic cơ bản AND/OR
 Chíp nhớ ROM 2K8
 Địa chỉ cấp: FF800FFFFF
 Tín hiệu địa chỉ dùng kích hoạt chíp
 A19…A16A15A12A11
 1111 1111 1000 0000 0000  1111 1111 1111 1111 1111
 CS = RD OR NOT(A19…A16A15A12A11)
NOT AND
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 22
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch lôgic cơ bản AND/OR
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 23
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp
 74-138 mạch giải mã 38
 74-139 mạch giải mã 24
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 24
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp
 Bảng dữ liệu mạch
giải mã 74LS138
7BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 25
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 26
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
3.b Giải mã đ.c b.nhớ - Mạch giải mã ROM
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 27
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
4. Phối ghép CPU với thiết bị vào ra
CPU
Giao tiếp
bộ nhớ
Giao tiếp
vào/ra
Bộ nhớ
Thế giới bên
ngoài
Dữ liệu
Địa chỉ
Địa chỉ
&
 Điều
khiển
Địa chỉ IO
&
Điều
khiển
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 28
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
4.a Phân loại thiết bị vào ra theo không gian địa chỉ
 Thiết bị vào/ra có không
gian địa chỉ tách biệt
 Thiết bị vào/ra dùng
chung không gian địa chỉ
với bộ nhớ
Địa chỉ bộ
nhớ
Địa chỉ bộ
nhớ
Địa chỉ vào/
ra
Vào ra
00000 0000
FFFFF
FFFF
00000
FFFFF
8BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 29
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
4.a Phân loại thiết bị vào ra theo không gian địa chỉ
 Thao tác đọc/ghi dữ
liệu với không gian địa
chỉ tách biệt:
 IN AX, [Địa chỉ cổng]
 OUT [Địa chỉ cổng], AX
 Địa chỉ cổng vào/ra
 0000-FFFF: Lưu trong
DX
 00-FF: địa chỉ trực tiếp
 Thao tác đọc/ghi dữ
liệu với không gian địa
chỉ dùng chung
 MOV [Địa chỉ cổng],AX
 Đọc: MOV AX,[Địa chỉ
cổng]
 Địa chỉ cổng vào/ra
 00000-FFFFF
BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ
www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU
BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
Trang 30
CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA
4.b Giải mã địa chỉ thiết bị vào ra
 Tổ hợp các tín hiệu địa chỉ
và điều khiển thành xung
đọc/ghi
 Địa chỉ riêng
• IO + RD~ + Ai…Aj = IN
• IO + WR~ + Ai…Aj = OUT
 Địa chỉ chung với bộ nhớ
• M~ + RD~ + Ai…Aj = IN
• M~ + WR~ + Ai…Aj = OUT