Thiết bị logic lập trình được - Chương 4: Hazard

• Ta chỉ sẽ xét các hazard xảy ra khi một biến vào thay đổi.

• Phân tích bắt đầu bằng xác định hàm ra quá độ Ft mà

biểu diễn hành vi của hệ dưới những điều kiện quá độ.

• Hàm ra quá độ của một hệ được xác định giống như hàm

ra thông thường (chế độ xác lập) ngoại trừ biến xi và bù

của nó xi’ được xem như 2 biến độc lập. Ta phải làm

điều này vì trong những điều kiện quá độ xi và xi’ có thể

cả hai đồng thời có cùng giá trị.

• Điều này có nghĩa là những định lý sau của đại số Boole

không thể sử dụng được khi xử lý Ft:

XX’ = 0, X+ X’ = 1, X + X’Y = X + Y,

XY + X’Z + YZ = XY + X’Z, v.v

Còn các luật kết hợp, phân bố và DeMorgan cũng như

XX =X, X + XY =X, v.v có thể sử dụng được.

Thí dụ: Phát hiện các hazard tĩnh 1

Với hình 4.10 (a), hàm ra quá độ là:

Ft = abc + (a + d) (a’ + c’) = abc + aa’ + ac’ + a’d + c’d

Để kiểm tra xem có các hazard 1, các số hạng 1 của Ft được ghi

trong bảng Karnaugh như trong hình 4.10(b)

Thí dụ: Phát hiện các hazard tĩnh 0

Ft = (abc + a + d) ( abc + a’ + c’)= (a + d)(a + a’ + c’)(b + a’ + c’)(c + a’ + c’)

Các số hạng như (a + a’ + c’) và (c + a’ + c’) cả hai hoặc giữ ở mức 1

hoặc tức thời chuyển sang 0 và không thể tạo ra hazard 0. Các số hạng

0 còn lại của Ft được ghi vào bảng Karnaugh trong hình 4.11(

pdf7 trang | Chuyên mục: Mạch Điện Tử | Chia sẻ: tuando | Lượt xem: 547 | Lượt tải: 0download
Tóm tắt nội dung Thiết bị logic lập trình được - Chương 4: Hazard, để xem tài liệu hoàn chỉnh bạn click vào nút "TẢI VỀ" ở trên
9/9/2011
1
Chương 4
Hazard
4.1 Hazard trong các hệ tổ hợp
Xung nhiễu (glitch) và hazard Hệ có Hazard tĩnh 1
9/9/2011
2
Hệ có Hazard tĩnh 1 được loại trừ
Mch c bn có hazard tĩnh 0
Đặc tính của hazard tĩnh 0
• Có 2 đường dẫn cho 
x.
• Có 1 biến bị đảo.
•Hội tụ lại ở cổng AND
Mch c bn có hazard tĩnh 1
Đặc tính của hazard tĩnh 1
• Có 2 đường dẫn cho 
x.
• Có 1 biến bị đảo.
•Hội tụ lại ở cổng OR
9/9/2011
3
4.2 Phát hiện các hazard 
tĩnh 0 và tĩnh 1
Phát hiện sự hiện diện của các hazard tĩnh 
trong hệ tổ hợp
• Ta chỉ sẽ xét các hazard xảy ra khi một biến vào thay đổi. 
• Phân tích bắt đầu bằng xác định hàm ra quá độ Ftmà 
biểu diễn hành vi của hệ dưới những điều kiện quá độ. 
• Hàm ra quá độ của một hệ được xác định giống như hàm 
ra thông thường (chế độ xác lập) ngoại trừ biến xi và bù 
của nó xi’ được xem như 2 biến độc lập. Ta phải làm 
điều này vì trong những điều kiện quá độ xi và xi’ có thể 
cả hai đồng thời có cùng giá trị. 
• Điều này có nghĩa là những định lý sau của đại số Boole 
không thể sử dụng được khi xử lý Ft:
XX’ = 0, X+ X’ = 1, X + X’Y = X + Y, 
XY + X’Z + YZ = XY + X’Z, v.v
Còn các luật kết hợp, phân bố và DeMorgan cũng như 
XX =X, X + XY =X, v.v có thể sử dụng được.
Thí dụ: Phát hiện các hazard tĩnh 1
Với hình 4.10 (a), hàm ra quá độ là:
Ft = abc + (a + d) (a’ + c’) = abc + aa’ + ac’ + a’d + c’d
Để kiểm tra xem có các hazard 1, các số hạng 1 của Ft được ghi 
trong bảng Karnaugh như trong hình 4.10(b)
Thí dụ: Phát hiện các hazard tĩnh 0
Ft = (abc + a + d) ( abc + a’ + c’)= (a + d)(a + a’ + c’)(b + a’ + c’)(c + a’ + c’)
Các số hạng như (a + a’ + c’) và (c + a’ + c’) cả hai hoặc giữ ở mức 1 
hoặc tức thời chuyển sang 0 và không thể tạo ra hazard 0. Các số hạng 
0 còn lại của Ft được ghi vào bảng Karnaugh trong hình 4.11(b).
9/9/2011
4
Cách tìm ra tất cả các hazard tĩnh 1 và 0 
trong hệ (khi có một biến vào thay đổi)
1. Xác định hàm ra quá độ của hệ Ft, và rút gọn Ft thành dạng SOP, 
trong đó xem mỗi biến và bù của nó là 2 biến độc lập.
2. Khảo sát mỗi cặp các trạng thái kế nhau cho Ft là 1. Nếu không có 
số hạng 1 mà bao gồm cả hai trạng thái của cặp này thì sẽ xuất hiện 
hazard 1. (Việc này thường được thực hiện bằng cách ghi các số 
hạng 1 của Ft trên bảng Karnaugh và kiểm tra mỗi cặp ô 1 kế nhau 
trên bảng.)
3. Nếu dạng SOP của Ft không chứa tích của biến và bù của nó thì 
không có hazard 0. Nếu dạng SOP của Ft có chứa tích của biến và 
bù của nó thì có thể có hazard 0. Để phát hiện tất cả các hazard 0,
• Tìm dạng POS của Ft bằng cách đặt thừa số hoặc các phương tiện khác (vẫn xem 
xi và xi’ là 2 biến độc lập)
• Khảo sát mỗi cặp trạng thái vào kế nhau mà làm cho Ft =0. Nếu không có số hạng 
0 mà bao gồm cả hai trạng thái của cặp, thì có hazard 0. (Việc này thường được 
thực hiện bằng cách ghi các số hạng 0 của Ft vào bảng karnaugh và kiểm tra mỗi 
cặp số 0 kế nhau trong bảng).
4.3 Hazard động
Thí dụ: Hệ có hazard động
Hai mch căn bn có hazard đng
9/9/2011
5
4.4 Thiết kế hệ tổ hợp 
không có hazard
Định lý 1: Nếu các số hạng 1 của Ft thỏa các điều kiện sau, 
hệ sẽ không chứa các hazard tĩnh hoặc động:
1. Với mỗi cặp các trạng thái vào kế cận mà tạo một giá trị ra là 1, 
có ít nhất một số hạng 1 bao gồm cả hai trạng thái vào của cặp đó.
2. Không có số hạng 1 nào chứa chính xác 1 cặp chữ (biến) bù nhau.
Định lý 2: Nếu các số hạng 0 của Ft thỏa các điều kiện sau, 
hệ sẽ không chứa các hazard tĩnh hoặc động:
1. Với mỗi cặp các trạng thái vào kế cận mà tạo một giá trị ra là 0, 
có ít nhất một số hạng 0 bao gồm cả hai trạng thái vào của cặp đó.
2. Không có số hạng 0 nào chứa chính xác 1 cặp chữ (biến) bù nhau.
Chú ý:
– Điều kiện 1 của định lý 1 nhằm bảo đảm hệ không chứa các hazard 1, và điều kiện 
2 khử đi khả năng có các hazard 0 và hazard động. 
– Trái lại, điều kiện 1 của định lý 2 nhằm bảo đảm hệ không chứa các hazard 0, và 
điều kiện 2 khử đi khả năng có các hazard 1 và hazard động.
Thí dụ minh họa thiết kế hệ không có các 
hazard tĩnh và hazard động (1/2)
f(a, b, c, d) = ∑m(1, 5, 7, 14, 15)  Áp dụng định lý 1
Thí dụ minh họa thiết kế hệ không có các 
hazard tĩnh và hazard động (2/2)
f(a, b, c, d) = ∑m(1, 5, 7, 14, 15)  Áp dụng định lý 2
9/9/2011
6
4.5 Hazard tất yếu
TD: Hệ có hazard tất yếu
Định nghĩa hazard tất yếu
Bảng dòng có hazard tất yếu bắt đầu ở 
trạng thái toàn phần ổn định ⓢ với 
biến vào xi nếu trạng thái toàn phần ổn 
định được đạt đến sau khi có sự thay 
đổi trong xi khác với trạng thái toàn 
phần ổn định được đạt đến sau 3 lần 
thay đổi ở xi.
Hình 4.18
9/9/2011
7
Bảng 4.1 Bảng dòng có các hazard tất yếu.
Với bảng 4.1, để khử hazard tất yếu bắt đầu ở ①,
ta cần trì hoãn sự thay đổi ở y2 cho đến khi có 
sự truyền đạt qua hệ.
Tóm lại, để thiết kế một hệ không đồng bộ mà 
không bị vấn đề định thì, ta phải:
1. Thực hiện phép gán trạng thái không chạy 
đua tới hạn.
2. Thiết kế phần tổ hợp của hệ sao không có 
các hazard (việc này có thể cần thêm các 
cổng thừa).
3. Thêm các trì hoãn trong các đường hồi tiếp 
cho các biến trạng thái cần để khử các 
hazard tất yếu.
4.6 Cài đặt không có 
hazard dùng SR flipflop

File đính kèm:

  • pdfthiet_bi_logic_lap_trinh_duoc_chuong_4_hazard.pdf