‘ Giáo trình Mạch điện tử 1 (Mới)

P CUỐI CHƯƠNG III 
 ************* 
 Bài 1: Xác ñịnh ID, VDS, VD và VS của mạch hình 3.32 
 Bài 2: Ở mạch hình 3.33, cho VDS = 8v. Xác ñịnh ID, VD, VS, VGS. 
 Bài 3: Hãy thiết kế một mạch phân cực tự ñộng dùng JFET có IDSS=8mA; 
VGS(off)=-6v và ñiểm ñiều hành Q ở IDQ = 4mA với nguồn cung cấp VDD= +14v. Chọn 
RD = 3RS. 
 Bài 4: Thiết kế một mạch phân cực bằng cầu chia ñiện thế dùng DE-MOSFET 
với IDSS = 10mA, VGS(off) = -4v có ñiểm ñiều hành Q ở IDQ = 2.5mA và dùng nguồn cấp 
ñiện VDD=24v. Chọn VG=4v và RD=2.5RS với R1=22MΩ. 
 Bài 5: Tính Zi, Z0 và AV của mạch ñiện hình 3.34 
 Bài 6: Xác ñịnh giá trị của RD và RS trong mạch ñiện hình 3.35 khi ñược phân cực ở VGSQ = 1/2VGS(off) và 
VDSQ = 1/2VDD. Tính ñộ lợi ñiện thế trong trường hợp này. 
 Bài 7: Thiết kế mạch khuếch ñại dùng JFET có dạng như hình 3.36, sao cho ñộ lợi ñiện thế là 8. Ðể giới 
hạn bước thiết kế, cho VGSQ gần trị số tối ña của gm, thí dụ như ở VGS(off)/4. 
 Bài 8: Thiết kế mạch khuếch ñại dùng JFET có dạng hình 3.37 sao cho ñộ lợi ñiện thế bằng 5. Chọn 
VGSQ=VGS(off)/4. 
 -----------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------ 
CHƯƠNG 4: ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN 
HIỆU (RS) VÀ TỔNG TRỞ TẢI (RL) LÊN MẠCH KHUẾCH 
ÐẠI 
 ********* 
 Trong các chương trước, chúng ta ñã phân tích và tính toán các thông 
số của mạch khuếch ñại dùng BJT và FET khi không có tải và nguồn tín hiệu ñược xem 
như lý tưởng (không có nội trở). Thực tế, nguồn tín hiệu luôn có nội trở RS và mạch có 
tải RL. Nội trở RS và tải RL như vậy sẽ làm thay ñổi các thông số của mạch như tổng trở 
vào, tổng trở ra, ñộ lợi ñiện thế và ñộ lợi dòng ñiện. Nội dung của chương này là khảo 
sát ảnh hưởng của RS và RL lên các thông số. 
4.1 HỆ THỐNG 2 CỔNG (two-port systems) 
 Người ta thường xem BJT và FET như một hệ thống 2 cổng (hay tứ cực) như hình 4.1 
 Trong ñó vi, ii, Zi lần lượt là ñiện thế (tín hiệu), dòng ñiện và tổng trở của 
ngõ vào. v0, i0, Z0 là ñiện thế, dòng ñiện và ñiện trở của ngõ ra. AVNL, AINL là ñộ lợi 
ñiện thế và ñộ lợi dòng ñiện của hệ thống. Toàn bộ các thông số này ñược ñịnh nghĩa 
khi ngõ ra không mắc tải và không có ñiện trở nguồn RS. 
 Áp dụng ñịnh lý Thevenin ở hai cực của ngõ ra, ta có: 
 Zth=Z0=R0 
 Nguồn ñiện thế Thevenin Eth là ñiện thế mạch hở giữa 2 ñầu ngõ ra, ñó là 
v0. Vậy: 
 Nên Eth=AVNL.vi 
 Ta có thể dùng Ri=Zi=vi/ii ñể biểu diễn mạch ngõ vào và dùng nguồn Thevenin 
Eth=AVNL.Vi và Z0=R0 ñể biểu diễn ngỏ ra của hệ thống 2 cổng. 
 Ðể thử lại mạch tương ñương này, ta thử tìm Z0 và AVNL. Ðể tìm Z0, ta 
nối tắt ngõ vào tức vi=0v, từ ñó AVNL.vi=0v và tương ñương với mạch nối tắt, do ñó 
Z0=R0 như ñã ñịnh nghĩa phía trên. Sự vắng mặt của tải sẽ ñưa ñến i0=0 và ñiện thế 
giảm qua R0 là VR0=0. Do ñó ở ngõ ra hở chính bằng nguồn AVNL.vi. 
 Thí dụ: Cho mạch phân cực cố ñịnh như hình 4.3. Hãy vẽ mạch tương ñương 2 cổng. 
 Giải: 
 Phân giải mạch này ta tìm ñược: Zi=1.07kΩ; Z0=3kΩ; AVNL=-280.11 (xem lại 
chương 2) 
 Dùng các dữ kiện này ta vẽ lại mạch tương ñương 2 cổng như hình 4.4. 
 Dấu trừ trong nguồn ñiện thế phụ thuộc có nghĩa là nguồn ñiện thế thật sự 
ngược với nguồn ñiều khiển chỉ ñịnh trên hình vẽ. Nó cũng cho thấy ñộ lệch pha 1800 
giữa ñiện thế ngõ vào và ngõ ra. 
 Trong thí dụ trên, ñiện trở RC=3kΩ ñược ñưa vào ñể xác ñịnh ñộ lợi ñiện thế 
không tải. Sự phân tích trong chương này sẽ xem các ñiện trở phân cực là thành phần 
của ñộ lợi không tải, tải RL sẽ ñược nối vào các cực của ngõ ra. 
4.2 HIỆU ỨNG CỦA TỔNG TRỞ TẢI RL 
 Phần này, ta xem ảnh hưởng của tổng trở tải RL ñối với kiểu mẩu 2 cổng. 
(xem hình 4.5) 
Áp dụng công thức cầu chia ñiện thế ở mạch ngõ ra ta có: 
 Tuy Ri thay ñổi tùy theo dạng mạch, nhưng dòng ñiện ngõ vào luôn luôn ñược 
xác ñịnh bởi: 
 Ðộ lợi dòng ñiện như vậy có thể tìm ñược từ ñộ lợi ñiện thế, tổng trở vào 
và ñiện trở tải. 
 Ðường thẳng lấy ñiện ñộng: (xoay chiều) 
 ñược xem như nối tắt và tải của mạch ñiện ñược xem là RL và ñiện trở cực thu RC mắc song 
song với nhau. Tác dụng của ñiện trở tải RL làm cho ñường thẳng lấy ñiện ñộng có dốc ñứng 
hơn dòng ñiện lấy ñiện tĩnh. Ðiểm chú ý quan trọng là cả 2 ñường thẳng này ñều qua cùng 
một ñiểm Q. 
 Khi chưa mắc tải RL, nếu ta áp một tín hiệu nhỏ hình sin vào cực nền của 
transistor , dòng ñiện cực nền của transistor sẽ biến ñộng từ IB1ñến IB3 nên ñiện thế ngỏ 
ra VCE cũng biến ñộng như hình vẽ. Nếu ta mắc tải RL vào, vì sự biến ñộng của IB vẫn 
không thay ñổi nhưng ñộ dốc của ñường thẳng lấy ñiện ñã thay ñổi (ñứng hơn) nên tín 
hiệu ra VCE nhỏ hơn. 
4.3 ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN RS 
 Bây giờ ta quay lại ngõ vào của hệ thống 2 cổng và khảo sát ảnh hưởng của nội 
trở của nguồn tín hiệu lên ñộ lợi của mạch khuếch ñại. 
 Hình 4.8 mô tả một nguồn tín hiệu VS có nội trở RS ñược áp vào ngõ vào 
của hệ thống 2 cổng căn bản. 
 Từ ñịnh nghĩa của Zi và AVNL ta thấy chúng không bị ảnh hưởng bởi nội trở RS 
nhưng tổng trở ra có thể bị ảnh hưởng bởi RS. 
 Từ hình 4.8, ta thấy tín hiệu vi ñưa vào hệ thống 2 cổng bây giờ là: 
 Như vậy nếu nội trở nguồn RS càng lớn thì ñộ lợi của mạch càng nhỏ (do 
tín hiệu vào vi nhỏ). 
 Với hệ thống 2 cổng bên trên ta có: 
4.4 ẢNH HƯỞNG CHUNG CỦA RS VÀ RL: 
 Hình 4.9 là một nguồn tín hiệu với nội trở RS và một tải RL ñược mắc vào 
hệ thống 2 cổng với các thông số riêng Zi=Ri, AVNL, Z0=R0 như ñã ñịnh nghĩa. 
 Ở ngõ vào ta có: 
 Ðộ lợi toàn mạch: 
 Ngoài ra: 
 Vì iS =ii nên Ais=Ai tức phương trình (4.6) và (4.7) cho cùng một kết quả. 
 Phương trình (4.5) cho thấy cả hai RS và RL ñều có tác dụng làm giảm ñộ 
khuếch ñại. 
4.5 MẠCH CỰC PHÁT CHUNG DÙNG BJT: 
4.5.1 Mạch phân cực cố ñịnh. 
4.5.2 Mạch dùng cầu chia ñiện thế. 
4.5.3 Mạch cực phát chung không tụ phân dòng. 
4.5.4 Mạch hồi tiếp cực thu. 
 Trong phần này ta xét các dạng khác nhau của mạch khếch ñại cực phát 
chung dùng BJT với ảnh hưởng của RS và RL. Sự phân giải chi tiết sẽ không ñược ñề 
cập ñến do quá quen thuộc. Ở ñây ta chỉ ñưa ra các kết quả chính. 
 4.5.1 Mạch phân cực cố ñịnh: 
 Kiểu mạch phân cực cố ñịnh ñã ñược xác ñịnh các chi tiết trong các phần trước. 
Mạch tương ñương với nội trở nguồn RS và tải RL như hình 4.10. 
 Ta có: 
 Với mạch tương ñương kiểu mẫu re như hình 4.11 cho mạch phân cực cố 
ñịnh, ta phân giải và sẽ tìm ñược cùng kết quả. 
 Ðể tính AVS, từ mạch tương 2 cổng ta có: 
 4.5.2 Mạch dùng cầu chia ñiện thế: 
 Với mạch dùng cầu chia ñiện thế (hình 4.12), tải RL ñược nối ở cực thu. 
 4.5.3 Mạch cực phát chung không có tụ phân dòng: 
 Mạch ñiện như hình 4.13 
 Tổng trở vào: 
 Tổng trở ra: 
 Z0=RC 
 4.5.4 Mạch hồi tiếp cực thu: 
 Dạng mạch như hình 4.14 
4.6 MẠCH CỰC THU CHUNG: 
 Mạch cực thu chung hay mạch emitter-follower với tải RL và nội trở nguồn RS 
như hình 4.15. Ðiểm quan trọng cần chú ý là ở mạch này Z0 sẽ bị ảnh hưởng bởi RS và Zi bị 
ảnh hưởng bởi RL. Do ñó khi dùng mạch tương ñương 2 cổng ñể phân giải ta phải tính lại Zi và 
Z0 và ñưa các trị số mới này vào mạch tương ñương 2 cổng (xem ở thí dụ). 
 Trong ñó: R’E=RE //RL; ie=(β+1)ib 
 Từ mạch ngõ vào ta có: 
 vS=(RS+βre)ib + (β+1)R’Eib 
 Từ phương trình này ta có thể vẽ mạch tương ñương: 
 Từ ñó ta có: 
 Thí dụ: Cho mạch ñiện hình 4.18. Các thông số của mạch khi không có tải là: 
Zi=157.54 kΩ 
 Z0=21.6 ( (không có RS) 
 AVNL=0.993 với re=21.74Ω, β=65 
 Xác ñịnh: a/ Giá trị mới của Zi và Z0 khi có RL và RS. 
Giải 
 a/ Ta có tổng trở vào và tổng trở ra khi có RS và RL là: 
 Zi=RB //[βre + RE //RL] = 75.46kΩ 
 Z0=RE //(RS/β + re)=30.08Ω 
 b/ Ta có mạch tương ñương 2 cổng: 
4.7 MẠCH CỰC NỀN CHUNG: 
 Mạch căn bản như hình 4.20 
 Tổng trở vào và tổng trở ra (Zi và Z0) cũng giống như trường hợp không 
tải. Ðộ lợi ñiện thế và dòng ñiện ñược xác ñịnh bởi: 
4.8 MẠCH DÙNG FET: 
4.8.1 ðiện trở cực nguồn có tụ phân dòng. 
4.8.2 ðiện trở cực nguồn không có tụ phân dòng. 
4.8.3 Mạch cực thoát chung. 
4.8.4 Mạch cực cổng chung. 
 Ở FET, do cực cổng cách ñiện hẳn khỏi cực nguồn và cực thoát, nên trong 
mạch khuếch ñại dùng FET tải RL không ảnh hưởng ñến tổng trở vào Zi và nội trở 
nguồn Rsig không ảnh hưởng lên tổng trở ra Z0. 
 4.8.1 Ðiện trở cực nguồn có tụ phân dòng: 
 Xem mạch khuếch ñại dùng FET như hình 4.21. Tải RL ñược xem như 
mắc song song với ñiện trở RD trong mạch tương ñương với tín hiệu nhỏ. Ta có các kết 
quả sau: 
 4.8.2 Ðiện trở cực nguồn không có tụ phân dòng: 
 Mạch căn bản như hình 4.21 nhưng không có tụ CS. Ta có kết quả: 
 4.8.3 Mạch cực thoát chung: 
 Mạch như hình 4.22 
 Tổng trở vào Zi ñộc lập với RL và ñược xác ñịnh bởi Zi=RG 
 Ðộ lợi ñiện thế khi có tải cũng giống như khi không có tải với RS ñược 
thay bằng RS //RL
 4.8.4 Mạch cực cổng chung: 
 Dạng mạch như hình 4.23 
BÀI TẬP CUỐI CHƯƠNG IV 
 ****** 
 Bài 1: Cho mạch ñiện như hình 4.24 
 a/ Xác ñịnh AVNL, Zi, Z0 
 b/ Vẽ mạch tương ñương 2 cổng với các thông số tính ở câu a. 
 c/ Tính ñộ lợi ñiện thế AV=v0/vi bằng cách dùng kiểu mẫu 2 cổng. 
 d/ Xác ñịnh ñộ lợi dòng ñiện Ai=i0/ii 
 e/ Xác ñịnh AV, Zi, Z0 bằng cách dùng kiểu mẫu re và so sánh kết quả với phần trên. 
 Bài 2: Cho mạch ñiện hình 4.25 
 a/ Xác ñịnh AVNL, Zi, Z0 
 b/ Vẽ mạch tương 2 cổng với các thông số ñược tính ở câu a. 
 c/ Xác ñịnh Av=v0 /vi và AVS= v0 /vS. 
 d/ Thay RS =1k, xác ñịnh AV và AVS. Khi RS tăng AV và AVS thay ñổi như 
thế nào? 
 e/ Thay RS=1k, xác ñịnh AVNL, Zi, Z0. Các thông số này thay ñổi ra sao 
khi RS tăng. 
 f/ Thay RL=5.6k.Xác ñịnh AV và AVS. Khi RL tăng AV và AVS thay ñổi 
như thế nào? (RS vẫn là 0.6k). 
 Bài 3: Cho mạch ñiện hình 4.26 
 a/ Xác ñịnh AVNL, Zi, Z0. 
 b/ Vẽ mạch tương ñương 2 cổng với các thông số tính ñược ở câu a. 
 c/ Xác dịnh AV và AVS. 
 d/ Thay RL=4.7k. Tìm lại AV, AVS. Nhận xét? 
 e/ Thay RSig =1k (với RL=4.7k). tìm lại AV và AVS. Nhận xét? 
 f/ Thay RL=4.7k, RSig=1k. Tìm lại Zi, Z0. Nhận xét?