Giải pháp xử lý tín hiệu số trong thiết kế khối khuếch đại trung tần điện đài vô tuyến P-625

 
Hình 1. Sơ đồ khối khối KĐTT do Nga sản xuất. 
3. NGHIÊN CỨU THỰC NGHIỆM 
3.1. Khối KĐTT sử dụng phương pháp xử lý tín hiệu số 
Khối KĐTT gồm các mô đun bộ lọc tín hiệu đầu vào 25 Mhz, khuếch đại tín 
hiệu, bộ biến đổi ADC, bộ xử lý tín hiệu FPGA và bộ biến đổi DAC (hình 2). 
Hình 2. Sơ đồ khối khối KĐTT sử dụng FPGA. 
 Với mức tín hiệu 25 Mhz đầu vào khoảng 3 µV, để đảm bảo độ nhạy máy thu 
trong cả chế độ AM/FM bộ lọc được thiết kế là bộ lọc thạch anh. Mô đun khuếch 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 193
đại cao tần có nhiệm vụ khuếch đại tín hiệu 25 Mhz đến mức đủ lớn đưa đến mô 
đun chuyển đổi ADC. Mô đun ADC chuyển đổi tín hiệu tương tự thành tín hiệu số 
trước khi đưa vào xử lý. Do tần số lớn nhất của băng tần tín hiệu là 25 Mhz nên 
theo định lý lấy mẫu Nyquist thì tần số lấy mẫu khoảng 50 Mhz. Để đáp ứng yêu 
cầu tốc độ lấy mẫu này, nhóm đề tài chọn ADC HI5805 của hãng Intersil. HI5805 
có tần số lấy mẫu tối đa là 5 Msps với 12 bit dữ liệu. Mạch ADC dùng HI5805 
được trình bày trong hình 3 [2]. Theo datasheet của ADC HI5805 (bảng 2), độ lớn 
lý tưởng của mỗi đơn vị lấy mẫu phép lượng tử hoá: Q=0,00098 V. Do đó, dải tín 
hiệu đầu vào (đỉnh-đỉnh) vào phải đảm bảo Q.212 tương ứng với 4,01 V (±2,005 
V). Với mức tín hiệu dụng đầu vào 3 µV, bộ khuếch đại đầu vào cần khuếch đại 
0,47.106 lần tương ứng với xấp xỉ 113 dB. Trong quá trình nghiên cứu, nhóm đề tài 
sử dụng hai tầng khuếch đại có hệ số khuếch đại 60 dB. 
 Mô đun FPGA (hình 4) đảm nhận các chức năng của bộ tạo dao động nội điều 
khiển số NCO (Nummerically Controlled Oscillator), bộ lọc số, bộ trộn tần và bộ 
giải điều chế [3]. 
Bảng 2. Mã nhị phân đầu ra ADC HI5805 [2]. 
 Khối NCO (hình 5): Tín hiệu số từ khối ADC có độ rộng 12 bit nên dao động 
cũng được lựa chọn có độ rộng 12 bit. Khối NCO thực chất là khối tạo hai nguồn 
dao động trực giao nhau I (Inphase) và Q (Quarature) là hai tín hiệu hình Sin và 
Cosin. Tín hiệu dao động này dùng để hiệu với tín hiệu đầu vào và loại trừ thành 
phần sóng mang của tín hiệu. Khối NCO phát nhiều tần số khác nhau và hiệu chỉnh 
bằng phần mềm. Do đó, độ gia tăng góc pha Δθ là tín hiệu đầu vào của NCO. 
 Khối NCO dùng phương pháp tra bảng (đối với số lượng mẫu thấp) nhằm giảm 
tài nguyên phần cứng. Tần số ngõ ra fout phụ thuộc vào tần số xung nhịp fclk, số 
mẫu trên một chu kỳ N (N = 2BN) và độ gia tăng pha Δθ. Với các thông số đã biết 
là N, fclk, fout, ta tính ra độ gia tăng pha Δθ. Đây là giá trị cần thiết cấp vào cho 
NCO. 
Kỹ thuật điện tử 
N.T. Minh, L.T. Hải, T.Đ. Lâm,  , “Giải pháp xử lý tín hiệu số  vô tuyến P-625.” 194 
Hình 3. Khối ADC dùng HI5805. 
Hình 4. Mô hình tổng thể mô đun FPGA. 
Hình 5. Sơ đồ khối bộ NCO. 
 Bộ nhân tần: Bộ nhân tần thực chất là bộ trộn số (digital mixer) thực hiện nhân 
hai số thông thường phục vụ cho việc chuyển dịch tần số. Có hai bộ nhân tần được 
cài đặt cho 2 tín hiệu dao động I và Q nhằm tạo ra hai tín hiệu phục vụ cho việc 
khôi phục tín hiệu dải nền sau này. Tín hiệu ngõ ra bộ trộn số là tín hiệu tổng và tín 
hiệu sai lệch tần số. Tín hiệu ngõ ra này sẽ được đưa qua bộ lọc số để loại bỏ thành 
phần tín hiệu tổng. 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 195
 Mô đun DAC (hình 6) có nhiệm vụ chuyển đổi tín hiệu số sau xử lý sang dạng tín 
hiệu tương tự trước khi đưa vào khuếch đại ra tải. Do tín hiệu ngõ ra là tín hiệu âm 
thanh nằm trong vùng tần số từ 20 Hz đến 20 kHz (tần số tai người còn nghe được), 
tức là tần số mẫu tối đa khoảng 44 Ksps (theo định lý lấy mẫu của Nyquist) [4]. 
Hình 6. Sơ đồ mạch DAC dùng DAC0808. 
3.2. Kết quả mô phỏng và sản phẩm thực nghiệm 
Qúa trình mô phỏng được thực hiện ở hai chế độ AM và FM (hình 7). Chế độ 
FM tương ứng với giá trị của mô đun chọn chế độ AM/FM bằng 1, chế độ AM 
tương ứng với giá trị bằng 0. Mô đun giải điều chế AM/FM gồm mô đun giải điều 
chế AM và mô đun giải điều chế FM. Việc lựa chọn bộ giải điều chế tùy thuộc vào 
giá trị của mô đun chọn chế độ. 
Mô đun tạo giả tín hiệu có chức năng tạo ra tín hiệu điều chế AM/FM 25Mhz 
(hình 9, hình 10). Tín hiệu dao động này được nhân với tín hiệu điều chế 25 Mhz 
đầu vào (hình 8). Do đó, tín hiệu sau trộn tần gồm hai thành phần: tín hiệu 
Baseband và tín hiệu 50 Mhz (hình 11, hình 12). Sau khi qua mô đun lọc thông 
thấp, thành phần tín hiệu 50 Mhz bị loại bỏ, còn lại tín hiệu Baseband (hình 13, 
hình 14). Kết quả tín hiệu thu được sau giải điều chế được trình bày trên hình 15 và 
hình 16. 
Hình 7. Sơ đồ mô phỏng khối KĐTT trên Matlab-Simulink. 
Kỹ thuật điện tử 
N.T. Minh, L.T. Hải, T.Đ. Lâm,  , “Giải pháp xử lý tín hiệu số  vô tuyến P-625.” 196 
Hình 8. Sơ đồ mô phỏng modul trộn tần trên Matlab-Simulink. 
Hình 9. Tín hiệu điều chế FM 25Mhz. 
Hình 10. Tín hiệu điều chế AM 25Mhz. 
Hình 11. Tín hiệu FM sau trộn tần số. 
Hình 12. Tín hiệu AM sau trộn tần số. 
Hình 13. Tín hiệu FM sau lọc tần số. 
Hình 14. Tín hiệu AM sau lọc tần số. 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 197
Hình 15. Tín hiệu sau giải điều chế FM. 
Hình 16. Tín hiệu sau giải điều chế AM. 
Dạng sóng tín hiệu điều chế AM biến thiên giữa hai đường bao bởi tín hiệu gốc 
ban đầu. Trong khi đó tín hiệu điều chế FM có tần số thay đổi theo biên độ của tín 
hiệu gốc ban đầu. Kết quả mô phỏng được thực hiện với tín hiệu gốc có dạng hình 
sin lý tưởng, trong thực tế hình dạng sóng tín hiệu AM/FM sau điều chế phức tạp 
hơn nhiều do tín hiệu gốc ban đầu rất phức tạp. 
Sau thời gian nghiên cứu lý thuyết, tính toán thiết kế phần cứng và kết quả mô 
phỏng thu được nhóm nghiên cứu đã chế tạo thành công khối KĐTT dựa trên công 
nghệ FPGA (hình 17). 
Hình 17. Khối KĐTT sử dụng FPGA. 
Quá trình đánh giá chất lượng sản phẩm được thực hiện tại phòng thí nghiệm 
Điện tử chuyên dụng tại Viện Đỉện tử. Các phương tiện đo bao gồm: đồng hồ đo 
điện áp - dòng điện VC88, máy phát sóng chuẩn SMA100A, máy phân tích phổ 
FSVR7 và ô xy lô số DS0-V2012A. 
Bảng 3. Kết quả kiểm tra tại phòng thí nghiệm. 
TT Tên chỉ tiêu 
Đăng ký 
kỹ thuật 
Kết quả 
thực tế 
1 Nguồn cung cấp. 12,8 Vdc 
12,8 
Vdc 
Kỹ thuật điện tử 
N.T. Minh, L.T. Hải, T.Đ. Lâm,  , “Giải pháp xử lý tín hiệu số  vô tuyến P-625.” 198 
2 
Độ nhạy máy thu toàn dải tần công tác khi tần số 
điều chế 1000 Hz, hệ số điều chế 30%, di tần 1,5 
kHz, điện áp trên tai nghe bằng 5,2 V, tỷ số điện 
áp tín hiệu/tạp âm không nhỏ hơn 3, không kém 
hơn 
3 V 3 V 
3 Chế độ công tác AM/FM AM/FM 
Quá trình thử nghiệm tại Lữ đoàn 170-Vùng I/Quân chủng Hải quân được thực 
hiện theo trình tự và phương pháp tiến hành theo trình tự như sau: 
Bước 1: Lắp đặt khối K1-9 nguyên thủy vào điện đài vô tuyến P-625 trên tàu số 
hiệu HQ-358. 
Bước 2: Đánh giá tại chỗ các tính năng hoạt động của điện đài vô tuyến P-625. 
Bước 3: Tiến hành liên lạc mạng ở 10 tần số với điện đài vô tuyến P-625 trên 
tàu số hiệu HQ-285 ở cự ly khoảng 10 Km. 
Bước 4: Lắp đặt khối KĐTT sử dụng công nghệ FPGA vào điện đài vô tuyến P-
625 trên tàu số hiệu HQ-358. 
Bước 5: Đánh giá tại chỗ các tính năng hoạt động của điện đài vô tuyến P-625 
khi sử dụng khối KĐTT mới. 
Bước 6: Tiến hành liên lạc mạng ở 10 tần số với điện đài vô tuyến P-625 trên 
tàu số hiệu HQ-285 ở cùng cự ly 10 Km. 
Bảng4. Kết quả kiểm tra tại Lữ đoàn 170. 
TT Tên chỉ tiêu 
Kết quả 
khối KĐTT mới 
So sánh với khối 
K1-9 
 nguyên thủy 
1 Kết cấu cơ khí Tháo lắp thuận tiện 
Đúng không gian cho 
phép 
2 Chế độ công tác 
Đảm bảo hoạt động 
ở chế độ AM và 
FM 
Tương đương 
3 
Chất lượng thông tin liên 
lạc ở các cự ly chế độ 
AM/FM 
Khả năng thông 
thoại đạt kết quả tốt 
Tương đương 
Quá trình thử nghiệm tại Lữ đoàn 170 cho thấy các chỉ tiêu chất lượng chủ yếu 
của khối KĐTT sử dụng công nghệ FPGA đạt tương đương so với khối KĐTT do 
Nga sản xuất. 
4. KẾT LUẬN 
Bài báo đã trình bày giải pháp xử lý tín hiệu số trong thiết kế khối KĐTT dựa 
trên công nghệ FPGA. Khác với các phương pháp sử dụng các linh kiện tương tự, 
phương pháp xử lý tín hiệu số hoàn toàn được thực hiện trên phần mềm. Việc thay 
Nghiên cứu khoa học công nghệ 
Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 199
đổi cấu trúc thiết kế, thay đổi thuật toán được thực hiện dễ dàng trên FPGA. Kết 
quả nghiên cứu thu được là cơ sở số hóa các mô đun trong các điện đài thế hệ cũ 
và hướng đến thiết kế chế tạo các máy thu số trong quân đội. 
TÀI LIỆU THAM KHẢO 
[1]. Cục Kỹ thuật Hải quân, “Thuyết minh điện đài P-625”, Quân chủng Hải quân, 
(2013). 
[2]. Intersil, “Datasheets ADC HI5805”, www.intersil.com. 
[3]. Xilinx, “Datasheets NCO và CIC”, www.xilinx.com. 
[4]. National, “Datasheets DAC0808”, www.national.com. 
ABSTRACT 
DIGITAL SIGNAL PROCESSING APPROACH FOR DESIGN OF 
INTERMEDIATE FREQUENCY AMPLIFIER IN RADIO TRANSCEIVER P-625 
This paper presents several study results in designing the intermediate frequency 
amplifier (IFA) using signal processing techniques based on FPGA technology. IFA 
has the function of converting AM/FM (Amplitude/Frequency Simulation) signal at 
25 Mhz into audio signal. The method is based on the study of operating principle of 
IFA block produced by Russia in order to develop a new design simulated by a 
Matlab-Simulink model. Experimental results show that the IFA design using signal 
processing approach can produce equivalent performance in comparison with 
the one produced by Russia. Simple design is an advantage of this method 
together with the availability of materials and components with good quality 
on the market. 
Keywords: P-625, IFA, AM/FM, FPGA. 
Nhận bài ngày 20 tháng 07 năm 2015 
Hoàn thiện ngày 10 tháng 08 năm 2015 
Chấp nhận đăng ngày 07 tháng 09 năm 2015 
Địa chỉ: 1Viện Điện tử - Viện Khoa học – Công nghệ quân sự; 
 *Email: ntminh.telecom@gmail.com; 
 2 Viện Khoa học – Công nghệ quân sự.