Bài tập Kỹ thuật số 1

 sang 1 và 1 bộ MUX 2 sang 1. 
3.12 a) Hãy viết biểu thức Boole của ngõ ra F của MUX 4 sang 1 ở hình E.3.12 (biết A ở MUX là MSB). 
b) Hãy tìm biểu thức tối thiểu hóa dạng SOP của F. 
3.13 
a) Tìm biểu thức Boole của hàm ra F của hình E.3.13. 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 7/14 
b) Dạng chính tắc SOP của F. 
c) Tối thiểu hóa F theo dạng SOP. 
3.14 a) Hãy xác định hàm Boole được cài đặt ở hình E.3.14 biết B ở MUX là MSB. 
 b) Tìm dạng chính tắc SOP của F. 
 Hình 3.12 Hình E.3.13 
HìnhE.3.14 
3.15 Thiết kế mạch cộng toàn phần FA bằng 
a) mạch giải mã 3 sang 8: 74LS138 
b) MUX 8 sang 1. 
3.16 Cho các hàm sau: 
F(x, y, z) = x’y’ + yz + x’z’ + xy’z 
G(x, y, z) = x’z’ + xy’ + x’y’z 
Cài đặt 2 hàm trên chỉ dùng 1 mạch giải mã 3 sang 8 (74LS138) và 2 cổng AND (mỗi cổng có 3 ngỏ vào). 
3.17 Cho trước một mạch cộng nhị phân toàn phần 4 bit (tương tự IC 74283, với C0 là số nhớ vào, C4 là 
số nhớ ra, A và B là hai số cần cộng và S là kết quả tổng, chỉ số 0 để chỉ LSB), hãy thực hiện mạch so 
sánh hai số nhị phân 4 bit A và B mạch cộng trên, mạch thiết kế có các ngõ ra chỉ (A< B), (A=B) và 
(A>B). 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 8/14 
Hình E.3.39 Mạch cộng toàn phần 4 bit 74283 
3.18 Cho các hàm sau: 
F(x, y, z) = x’ + z 
G(x, y, z) = Σ m (2, 3, 5, 6) 
a) Cài đặt bằng 74LS138 và một số cổng. 
b) Cài đặt bằng MUX 4 sang 1. 
3.19 Braille là hệ thống các chấm nổi dành cho người mù đọc. Các mẫu Braille được đơn giản hóa cho các 
số 0 đến 9 như ở hình E.3.40. Thiết kế hệ thống số chuyển đổi các số BCD thành Braille. 
Hình E.3.19 
a) Suy ra phương trình tối thiểu hóa dạng SOP cho 4 ngõ ra Braille (W, X, Y, Z) với các ngõ vào 
BCD là B3B2B1B0. 
b) Cài đặt Y có từ a) chỉ bằng các cổng NAND 2 ngõ vào. 
c) Cài đặt W có từ a) bằng 1 hay nhiều MUX 8 sang 1 (74151) và với một số cổng. 
3.20 Cho hàm F: 
F(A,B,C,D) = A'BC + AD + AC 
 Cài đặt hàm F dùng: 
a) Mux 8 sang 1. 
b) Decoder 4 sang 16 với 1 cổng OR 16 ngõ vào. 
c) ROM 16 word (mỗi word 4 bit) 
d) PLA 
3.21 Thiết kế mạch cho giá trị max của 2 số 4 bit vào A và B với: 
 a) Chỉ dùng các cổng logic 
 b) Chỉ dùng 1 IC so sánh 4 bit và 1 IC MUX (chứa 4 MUX 2 sang 1). 
3.22 Thiết kế mạch chuyển mã nhị phân 4 bit sang mã BCD chỉ dùng vi mạch so sánh 4 bit (ngõ ra tích cực 
cao) và vi mạch cộng toàn phần FA. 
3.23 Thiết kế mạch chuyển mã Gray 4 bit sang mã nhị phân, sử dụng 
a) Các cổng logic. 
b) Mạch giải mã (decoder) 4
16. 
3.24 Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 4
16 có ngõ ra tích cực mức 0 và không 
quá 4 cổng NAND. 
3.25 
a) Thiết kế mạch so sánh hai số nhị phân một bit A và B với các ngõ ra tích cực mức 1 sử dụng cổng 
logic. 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 9/14 
b) Thiết kế mạch so sánh hai số nhị phân 4 bit X=x3x2x1x0 và Y=y3y2y1y0 sử dụng cổng logic. Biết rằng 
ngõ ra F=1 khi X=Y và F=0 khi X≠Y. 
c) Thực hiện mạch ở câu (b) chỉ dùng mạch so sánh đã thiết kế ở câu (a) và mộ cổng AND. Vẽ mạch ở 
dạng sơ đồ chức năng . 
3.26 Mạch tổ hợp có chức năng chuyển từ mã BCD thành mã BCD quá 3. 
a) Thiết kế mạch sử dụng cấu trúc NOR-NOR. 
b) Thiết kế mạch sử dụng vi mạch 7483 (mạch cộng 4 bit). 
3.27 Sử dụng các mạch chọn kênh (Mux) 8
1 và mạch chọn kênh 4
1 để thiết kế mạch chọn kênh 32
1. 
3.28 Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia 
hết cho 3 hoặc 5, ngược lại F=0. 
a) Lập bảng chân trị cho hàm F. 
b) Thực hiện hàm F bằng mạch chọn kênh (Mux) 16
1. 
c) Thực hiện hàm F bằng mạch chọn kênh (Mux) 8
1 và các cổng (nếu cần). 
d) Thực hiện hàm F bằng mạch chọn kênh (Mux) 4
1 và các cổng (nếu cần). 
e) Hãy biểu diễn hàm F trên bìa Karnaugh 
f) Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA. 
3.29 Cho hàm ACBCABCBAF ++=),,( . Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng 
a) Một vi mạch 74138 (decoder 3
8, ngõ ra tích cực thấp) và một cổng có tối đa 4 ngõ vào. 
b) Một vi mạch 74153 (mux 4
1, có ngõ cho phép tích cực thấp). 
c) Hai mạch cộng bán phần HA và một cổng OR. 
3.30 Sử dụng một decoder 4
16 không có ngõ cho phép (enable) để thực hiện một decoder 3
8 có ngõ 
cho phép. Không sử dụng thêm cổng. 
3.31 Sử dụng ba mạch chọn kênh (Mux) 2
1 để thực hiện một mạch chọn kênh 4
1. Không dùng thêm 
cổng. 
3.32 Sử dụng hai vi mạch 74148 (mạch mã hóa 8
3) để thực hiện một mạch mã hóa (encoder) 16
4. 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 10/14 
Chương 4–Hệ tuần tự 
4.1 Giả sử ta muốn xây dựng một flipflop mới XY như hình sau: (bỏ qua chân SET và CLR) 
Hình E.4.1 
a) Tìm phương trình đặc trưng của flipflop XY. 
b) Suy ra bảng chân trị (bảng hoạt động) của flipflop XY. 
4.2 Với hình E.4.2 hãy vẽ tiếp dạng sóng cho y0 , giả sử lúc đầu y1=y0=0. 
Hình E.4.2 
Hình E.4.3 
4.3 Cho mạch ở hình E.4.3, hãy tìm phương trình đặc tính Q+ (hay Qt+1) và chứng tỏ rằng khi W=X và 
Y=X’ thì mạch trên chính là flipflop D. 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 11/14 
4.4 Một bộ đếm 4 bit (74LS293) được cung cấp xung nhịp 1 Hz, các ngõ ra của bộ đếm được nối vào bộ 
giải mã BCD (7445) có các ngõ ra cực thu hở. Hai trong các ngõ ra của decoder lái các rờ-le K1 và K2. 
Giản đồ thời gian cho thấy chuỗi giá trị ra khi các rờ-le K1 và K2 bị tác động. Nếu bộ đếm bắt đầu từ trạng 
thái 0000, rờ-le K1 bị tác động sau 3 giây và K2 bị tác động sau 6 giây và cả hai rờ-le sẽ được giữ kích hoạt 
trong 1 giây. Sau 16 giây thì được lập lại. 
Hình E.4.4 
Hãy sửa đổi lại mạch trên để thoả các yêu cầu sau: 
a) Rờ-le K1 phải bị tác động sau 2 giây (so với trạng thái bộ đếm 0000) và nó phải được giữ kích hoạt 
trong 3 giây. 
b) Kích hoạt cho rờ-le K2 phải bắt đầu sau 7 giây (so với trạng thái bộ đếm 0000) và nó phải được giữ 
kích hoạt trong 3 giây. 
4.5 Cài đặt một bộ đếm vòng 5 bit bằng thanh ghi dịch 74LS164. Trong trường hợp lọt ra khỏi thứ tự chuỗi 
đếm thì bộ đếm phải khởi động lại từ trạng thái đầu của nó sau 6 xung nhịp. 
4.6 Xây dựng bảng trạng thái cho hình E.4.40. Hãy thiết kế mạch thực hiện máy trạng thái này với D 
flipflop (F/F); với JF F/F ; hoặc T F/F. 
Hình E.4.6 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 12/14 
4.7 Xét mạch tuần tự 4 trạng thái ở hình E.4.7. Hãy tìm phương trình của fx(t), fy(t) và vẽ giản đồ trạng thái 
của mạch. 
Hình E.4.41 
4.8 Một bộ điều khiển tuần tự được dùng để mô phỏng một hệ đèn giao thông mới. Bộ điều khiển có 3 ngõ 
ra TTL tích cực thấp lái các đèn LED xanh, đỏ, và vàng tương ứng. Các LED giả lập chuỗi đèn giao thông 
như sau: 
• LED xanh sáng trong 3 giây. 
• Cả LED xanh và vàng sáng trong 1 giây. 
• LED đỏ sáng trong 3 giây. 
Thiết kế bộ điều khiển bằng cách sử dụng bộ đếm vòng có kích thước thích hợp và một số mạch logic khác. 
Giả sử bộ đếm dùng xung nhịp 2Hz. Trong trường hợp lọt ra khỏi thứ tự chuỗi đếm thì bộ đếm phải khởi 
động lại từ LED xanh trong vòng 8 xung nhịp. 
4.9 Cho mạch ở hình E.4.9. Ban đầu thanh ghi dịch được nạp với trị số 01011000 và D F/F bị xóa. 
Hình E.4.9 
a) Xác định nội dung của thanh ghi dịch sau 8 xung nhịp. 
b) Mạch thực hiện phép toán gì trên 8 bit chứa trong thanh ghi.Giải thích. 
4.10 Hãy vẽ giản đồ trạng thái của mạch ở hình E.4.10 với giá trị mã hóa cho trạng thái lấy từ Q2Q1Q0. 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 13/14 
Hình E.4.10 
4.11 Thiết kế bộ đếm có chuỗi đếm sau: 0, 2, 3, 6, 5, 7, 1, 4, 0, 2, .... 
a) với D F/F b) với JK F/F c) với T F/F 
4.12 Tương tự 4.11 với chuỗi đếm: 
a) 0, 2, 3, 6, 5, 0, 2, ... 
b) 1, 3, 5, 7, 0, 2, 4, 6, 1, 3,  
c) 0, 1, 3, 2, 6, 7, 5, 4, 0, 1,  
4.13 Cho mạch sau: 
Hãy vẽ dạng sóng của Q0, Q1 và Z trong 6 chu kỳ xung nhịp CK với (a) X=0, (b) X=1. 
4.14 Sử dụng bộ đếm nhị phân đồng bộ 74x163 và 1 số cổng logic thích hợp, hãy thiết kế bộ đếm lên: 
 a) từ 2 đến 11 và lặp lại. 
 b) từ 0 đến 6, bỏ qua 7, 8, 9, và tiếp tục 10, 11, rồi quay về 0. 
 c) từ 1 đến 6, bỏ qua 7, 8, 9, và tiếp tục 10, 11, rồi quay về 1. 
 d) 2, 4, 6, 8, 2, 4, 6, 8,  
4.15 Sử dụng bộ đếm lên/xuống 74x169 thiết kế mạch đếm: 
 a) 1, 2, 3, 4, 5, 6, 14, 13, 12, 1, 2,  
 b) 2, 4, 6, 8, 9, 7, 5, 3, 2, 4, 6,  
4.16 Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ PR và ngõ CL tích 
cực mức thấp). 
4.17 Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ PR và ngõ CL 
tích cực mức thấp). 
4.18 Dựa trên kết quả bài 4.16 thiết kế mạch đếm nối tiếp mod 10 đếm lên 
0
1
2

9
0
 
ĐHBK TpHCM–BMĐT–BT Kỹ thuật số 1 – Trang 14/14 
4.19 Dựa trên kết quả bài 4.17, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 
15
14
13

6
15
 
4.20 Dựa trên kết quả bài 4.17, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 
9
8
7

0
9
 
4.21 Nếu sử dụng JK-FF hoặc D-FF thay cho T-FF trong các bài 4.16 và 4.17 thì thay đổi thế nào? 
4.22 Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật của mã 2421, sử dụng JK-FF (xung 
clock cạnh xuống, ngõ Pr và ngõ Cl tích cực mức cao) 
4.23 Thiết kế mạch đếm nối tiếp lên/xuống 4 bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển 
DU / . Khi DU / =1 thì mạch đếm lên, khi DU / =0 thì mạch đếm xuống. 
4.24 Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau 
000
010
011
100
110
111
000
 
4.25 Làm lại bài 4.24 với yêu cầu các trạng thái không sử dụng trong dãy đếm được đưa về trạng thái 111 ở 
xung clock kế tiếp. 
4.26 Làm lại bài 4.24 dùng D-FF. 
4.27 Làm lại bài 4.24 dùng T-FF. 
4.28 Làm lại bài 4.24 dùng SR-FF. 
4.29 Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật của mã 2421 dùng T-FF. 
4.30 Cho mạch đếm sau 
1 1
CK
1A B CT Q
Q
CK
PR
C
LR
T Q
Q
CK
PR
C
LR
T Q
Q
CK
PR
C
LR
Hãy vẽ dạng sóng A, B, C theo CK và cho biết dung lượng đếm của mạch 
4.31 Cho mạch đếm sau 
A B
CK
T Q
Q
CK
T Q
Q
CK
T Q
Q
CK
a) Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF. 
b) Lập bảng trạng thái chuyển đổi của mạch. 
c) Vẽ graph (giản đồ) trạng thái của bộ đếm. 
d) Bộ đếm có tự kích được không? Giải thích?