Bài giảng Thiết kế số - Các khối mạch tuần tự: Mạch tuần tự đồng bộ Sơ đồ trạng thái và bảng trạng thái - Hoàng Mạnh Thắng

Thiết kế số Các khối mạch tuần:tự:Mạch tuần tư đồng bộ: sơ đồ trạng thái và bảng trạng tháiNgười trình bày: TS. Hoàng Mạnh ThắngTexPoint fonts used in EMF: AAAAAAMạch tuần tự đồng bộMạch Synchronous sequential có tín hiệu Clk điều khiển hoạt độngTừ active clock edge là sự thay đổi trạng tháiMạch đươc thực hiện dùng combinational logic và một hay nhiều flip-flopsHai mô hình cho loại này là:Mô hình Moore: đầu ra chỉ phụ thuộc vào trạng thái hiện tạiMô hình Mealy: đầu ra phụ thuộc vào trạng thái hiện tại và đầu vàoCác mạch sequential này còn được gọi là Finite State Machines (FSM)Các máy Moore và Mealy Các bước thiết kếCác kỹ thuật thiết kế thông qua ví dụ đơn giảnThiết kế mạch thỏa mãn các thông số sau:Mạch có một đầu vào, w, ào một đầu ra, z,Tất cả thay đổi xảy ra ở sườn dương của tín hiệu ClkĐầu ra z=1 nếu w=1 trong hai chu kỳ ClkNhư vậy z không thể chỉ phụ thuộc vào wTuân tự của tín hiệuĐầu vào và đầu ra như dưới đây là ví dụ Sơ đồ trạng tháiBước 1: trong quá trình thiết kế Finite State Machine (FSM) là xem xét có bao nhiêu trạng thái cần thiết và dịch chuyển trạng thái có thể xảy ra.Không có thủ tục preset cho nóNgười thiết kế phải nghĩ đến những gì để mạch hoàn thànhBắt đầu là phải định nghĩa trạng thái reset mà mạch thực hiện sau khi bật nguồn hoặc tín hiệu reset được đưa vàoSơ đồ trạng tháiGiả sử trạng thái bắt đầu là AKhi w=0	, mạch ko thực hiện gì và z=0Sơ đồ trạng thái, cont.Khi w=1, mạch nhớ trạng thái bằng cách chuyển đến trạng thái mới BChuyển trạng thái nên xảy ra ở sườn xung nhịp tiếp theoSơ đồ trạng thái, cont.Khi trong trạng thái B và w=1, mạch nhớ bằng cách chuyển đến trạng thái mới CBước 1: Sơ đồ trạng thái đầy đủMô hình MooreBước 2: Bảng trạng tháiSơ đồ trạng thái mô tả chức năng của mạch, nhưng không mô tả việc thực hiện mạch  cần chuyển thành dạng bảngBảng trạng thái nên chứaTát cả dịch chuyển từ trạng thái hiện tại sang trạng thái tiếp theo cho tất cả các giá trị tín hiệu vàoĐầu ra z ứng với trạng thái hiện tại cũng được chỉ raPhép gán trạng tháiCác trạng thái được định nghĩa như là các biếnMỗi trạng thái được biểu diễn bởi một giá trị của các biến trạng thái cụ thểMỗi biến được thực hiện với một flip-flopVì chỉ có 3 trạng thái  chỉ cần 2 biến trạng tháiy2y1 biểu diễn trạng thái hiện tạiY2Y1 dùng cho trạng thái tiếp theoBảng trạng thái được gánChú ý rằng ttrạng thái y2y1 ko dùngi Bước 3: Tìm hàm cho các đầu vào của các FFBảng K-map được xây dựng từ bảng trạng thái:Đầu ra mạch, zCác đầu vào cho flip-flop (trạng thái tiếp của K-map)Xây dựng bảng trạng thái tiếp theo phụ thuộc vào loại flip-flop được dùngLoại D: bảng trạng thái xây dựng từ trực tiếp từ bảng trạng thái khi Q(t+1)=Q+=D. T và JK xét sauBảng trang thái và bảng trạng thái tiếp theo Bảng trạng thái và bảng đầu raBước 4: Sơ đồ mạchSơ đồ thời gian