Bài giảng Thiết kế số - Các khối mạch tổ hợp: Thiết kế FSM dùng cho CAD tools - Hoàng Mạnh Thắng

Thiết kế số Các khối mạch tổ hợp:Thiết kế FSM dùng CAD toolsNgười trình bày: TS. Hoàng Mạnh ThắngTexPoint fonts used in EMF: AAAAAAThiết kế FSM dùng CAD toolsVHDL cung cấp một số cách tạo để thiết kế FSMKhông có cách chuẩn nào cho địng nghĩa một FSMTiếp cận cơ bản:Người dùng tạo ra dạng dữ liệu để biểu diễn các trạng thái có thể trong FSMTín hiệu này biểu diễn các đầu ra (biến trạng thái) của flip flopChương trình dịch VHDL chọn số flip flop phù hợp trong quá trình tổ hợpGán trạng thái có thể được thực hiện bởi bộ dịch hoặc có thể là người dùng chỉ raCác kiểu dữ liệu do người dùng chỉ raTừ khóa TYPE được dùng để định nghĩa kiểu dữ liệu mới dùng để biểu diễn các trạng thái trong FSMKiểu dữ liệu này có thể nhận 3 giá trị khác nhau: A, B và CTừ khóaTên kiểu dữ liệuCác biến cho kiểu dl nàyBiểu diễn các trạng tháiSIGNAL được định nghĩa với kiểu trạng thái như đã định nghĩa để biẻu diễn đầu ra của flip flopVí dụ thiết kếTạo đoạn VHDL cho mạch phát hiện chuỗi 11 ở đầu vào wVí dụ thiết kế, contVí dụ thiết kế, contMã VHDL kiểu khácCách khác này mô tả mạch trong VHDL định nghĩa hai tín hiệu biểu diễn trạng thái của FSMMột tín hiệu y_present chỉ ra trạng thái FSMTín hiệu thứ 2 y_next chỉ ra trạng thái tiếp theoHai khai báo PROCESS được dùngMột mô tả bảng trạng thái mạch combinationalCái thứ 2 dùng mô tả các flip flop với y_present sẽ nhận giá trị y_next sau mỗi sường xung nhịpMã VHDL kiểu khác, contChỉ ra phép gán trạng tháiNhư phần trước thì phép gán trạng thái được thực hiện bởi bộ dịch VHDLNgười dùng có thể thực hiện gán dùng:Mã VHDL của Mealy FSMMealy FSM có thể được mô tả tương tự với Moore FSMDịch chuyển trạng thái được mô tả tương tựVí dụ sơ đồ trạng thái Mealy phát hiện chuỗi 11 Mã VHDL cho Mealy detector