Bài giảng môn Kỹ thuật Vi xử lý - Chương 4
4.1 Phân loại bộ nhớ bán dẫn
4.2 Hoạt động của các chip EPROM
4.3 Hoạt động của các chip SRAM
4.4 Bus hệ thống của hệ vi xử lý 8088
4.5 Bài toán thiết kế bộ nhớ
Tóm tắt nội dung Bài giảng môn Kỹ thuật Vi xử lý - Chương 4, để xem tài liệu hoàn chỉnh bạn click vào nút "TẢI VỀ" ở trên
20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : A18 A0 : D7 D0 : RD WR CS 9700000 00001 D4 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF A3 92 45 33 2C 98 12 : : : A18 A0 : D7 D0 : RD WR CS Thiết kế Bộ nhớ cho Hệ vi xử lý A18 A0 : D7 D0 : MEMR MEMW XXXX BP ES DS SS CX BX AX XXXX XXXX XXXX 2000 0000 0023 3F1C FCA1 SP DX XXXX CS SI XXXX XXXXIP XXXXDI A19 2300000 00001 95 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : A18 A0 : D7 D0 : RD WR CS 9700000 00001 D4 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF A3 92 45 33 2C 98 12 : : : A18 A0 : D7 D0 : RD WR CS A18 A0 : D7 D0 : RD WR A19 Ghép nối các chip nhớ riêng lẽ với Bus hệ thống sao cho không xảy ra xung đột nhờ mạch giải mã địa chỉ bộ nhớ A18 A0 : D7 D0 : MEMR MEMW XXXX BP ES DS SS CX BX AX XXXX XXXX XXXX 2000 0000 0023 3F1C FCA1 SP DX XXXX CS SI XXXX XXXXIP XXXXDI A19 2300000 00001 95 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : A18 A0 : D7 D0 : RD WR CS 9700000 00001 D4 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF A3 92 45 33 2C 98 12 : : : A18 A0 : D7 D0 : RD WR CS Nếu bỏ đi khối nhớ bên dưới? Nếu bỏ đi khối nhớ bên dưới thì A18 A0 : D7 D0 : MEMR MEMW XXXX BP ES DS SS CX BX AX XXXX XXXX XXXX 2000 0000 0023 3F1C FCA1 SP DX XXXX CS SI XXXX XXXXIP XXXXDI A19 2300000 00001 95 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : A18 A0 : D7 D0 : RD WR CSKhi µP xuất ra một địa chỉ từ 80000h đến FFFFFh, Chip nhớ này hoạt động Khi µP xuất ra một dịa chỉ từ 00000h đến 7FFFFh, Không có chip nhớ nào hoạt động! ! Giải mã đầy đủ và không đầy đủ Giải mã đầy đủ (Full Decoding) • Tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Mỗi ô nhớ chỉ có một địa chỉ vật lý duy nhất Giải mã không đầy đủ (Partial Decoding) • Không phải tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Một ô nhớ có hơn một địa chỉ vật lý Giải mã đầy đủ A18 A0 : D7 D0 : MEMR MEMW XXXX BP ES DS SS CX BX AX XXXX XXXX XXXX 2000 0000 0023 3F1C FCA1 SP DX XXXX CS SI XXXX XXXXIP XXXXDI A19 2300000 00001 95 : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : A18 A0 : D7 D0 : RD WR CS Giải mã đầy đủ 0000000000000000100080000 11111111111111111111FFFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) A19 phải ở mức “1” thì chip nhớ mới hoạt động (được chọn) Giải mã đầy đủ 0000000000000000000000000 111111111111111101117FFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Do đó, nếu vi xử lý phát ra một địa chỉ từ 00000h đến 7FFFFh (A19 ở mức logic “0”) chip nhớ sẽ không được chọn. Giải mã không đầy đủ A18 A0 : D7 D0 : MEMR MEMWXXXX BP ES DS SS CX BX AX XXXX XXXX XXXX 2000 0000 0023 3F1C FCA1 SP DX XXXX CS SI XXXX XXXXIP XXXXDI 2300000 00001 95 : : 20020 20021 20022 20023 7FFFD 7FFFE 7FFFF 29 12 7D 13 19 25 36 : : : : : : A18 A0 : D7 D0 : RD WR CS A19 Giải mã không đầy đủ 0000000000000000100080000 111111111111111101117FFFF 0000000000000000000000000 11111111111111111111FFFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) A19 không có ý nghĩa với chip nhớ Giải mã không đầy đủ 0000000000000000100080000 111111111111111101117FFFF 0000000000000000000000000 11111111111111111111FFFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Địa chỉ thực tế Giải mã không đầy đủ 0000000000000000100080000 111111111111111101117FFFF 0000000000000000000000000 11111111111111111111FFFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Địa chỉ thực tế Bộ nhớ gồm 2 chip 512Kx8 8088 Minimum Mode A18 A0 : D7 D0 : MEMR MEMW A19 512KB #2 A18 A0 : D7 D0 : RD WR CS 512KB #1 A18 A0 : D7 D0 : RD WR CS Bộ nhớ chỉ có một chip 512Kx8 (Ver. 1) 8088 Minimum Mode A18 A0 : D7 D0 : MEMR MEMW A19 512KB A18 A0 : D7 D0 : RD WR CS Bộ nhớ chỉ có một chip 512Kx8 (Ver. 2) 8088 Minimum Mode A18 A0 : D7 D0 : MEMR MEMW A19 512KB A18 A0 : D7 D0 : RD WR CS Bộ nhớ chỉ có một chip 512Kx8 (Ver. 3) 8088 Minimum Mode A18 A0 : D7 D0 : MEMR MEMW A19 512KB A18 A0 : D7 D0 : RD WR CS Bộ nhớ gồm 4 chip 256Kx8 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 256KB #3 A17 A0 : D7 D0 : RD WR CS A19 256KB #2 A17 A0 : D7 D0 : RD WR CS 256KB #1 A17 A0 : D7 D0 : RD WR CS 256KB #4 A17 A0 : D7 D0 : RD WR CS Bộ nhớ gồm 4 chip 256Kx8 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 256KB #3 A17 A0 : D7 D0 : RD WR CS A19 256KB #2 A17 A0 : D7 D0 : RD WR CS 256KB #1 A17 A0 : D7 D0 : RD WR CS 256KB #4 A17 A0 : D7 D0 : RD WR CS Dải địa chỉ của chip #1 ------------------------- ------------------------- AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Dải địa chỉ của chip #2 ------------------------- ------------------------- AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Dải địa chỉ của chip #3 ------------------------- ------------------------- AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Dải địa chỉ của chip #4 ------------------------- ------------------------- AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Bộ nhớ gồm 4 chip 256Kx8 dùng các cổng logic 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 256KB #3 A17 A0 : D7 D0 : RD WR CS A19 256KB #2 A17 A0 : D7 D0 : RD WR CS 256KB #1 A17 A0 : D7 D0 : RD WR CS 256KB #4 A17 A0 : D7 D0 : RD WR CS Bộ nhớ gồm 4 chip 256Kx8 dùng các cổng logic 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 256KB #3 A17 A0 : D7 D0 : RD WR CS A19 256KB #2 A17 A0 : D7 D0 : RD WR CS 256KB #1 A17 A0 : D7 D0 : RD WR CS 256KB #4 A17 A0 : D7 D0 : RD WR CS Bộ nhớ gồm 4 chip 256Kx8 dùng một chip giải mã 2-4 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 256KB #3 A17 A0 : D7 D0 : RD WR CS A19 256KB #2 A17 A0 : D7 D0 : RD WR CS 256KB #1 A17 A0 : D7 D0 : RD WR CS 256KB #4 A17 A0 : D7 D0 : RD WR CSI1I0 O3 O2 O1 O0 Ghép nối các chip nhớ 8Kx8 với µP 8088 8088 Minimum Mode A12 A0 : D7 D0 : MEMR MEMW A13 A14 8KB #2 A12 A0 : D7 D0 : RD WR CS 8KB #1 A12 A0 : D7 D0 : RD WR CS 8KB #? A12 A0 : D7 D0 : RD WR CS A15 A16 A17 A18 A19 : : 8088 Minimum Mode A12 A0 : D7 D0 : MEMR MEMW A13 A14 8KB #2 A12 A0 : D7 D0 : RD WR CS 8KB #1 A12 A0 : D7 D0 : RD WR CS 8KB #128 A12 A0 : D7 D0 : RD WR CS A15 A16 A17 A18 A19 : : Bộ nhớ gồm 128 chip 8Kx8 8088 Minimum Mode A12 A0 : D7 D0 : MEMR MEMW A13 A14 8KB #2 A12 A0 : D7 D0 : RD WR CS 8KB #1 A12 A0 : D7 D0 : RD WR CS 8KB #128 A12 A0 : D7 D0 : RD WR CS A15 A16 A17 A18 A19 : : Bộ nhớ gồm 128 chip 8Kx8 Dải địa chỉ của Chip #__ ------------------------- ------------------------- AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) 8088 Minimum Mode A12 A0 : D7 D0 : MEMR MEMW A13 A14 8KB #2 A12 A0 : D7 D0 : RD WR CS 8KB #1 A12 A0 : D7 D0 : RD WR CS 8KB #128 A12 A0 : D7 D0 : RD WR CS A15 A16 A17 A18 A19 : : Bộ nhớ gồm 128 chip 8Kx8 Phát biểu bài toán Thiết kế bộ nhớ cho hệ vi xử lý 8088 thoả mãn các yêu cầu: ROM có dung lượng 2Kx8 chiếm dụng các địa chỉ từ FFFFFh trở xuống RWM có dung lượng 2Kx8 chiếm dụng các địa chỉ tiếp theo ngay sau ROM Chỉ được phép sử dụng: EPROM 2716 2Kx8, SRAM 4016 2Kx8 Chip giải mã 74LS138 và các cổng logic Bước 1: Vẽ bản đồ bộ nhớ cần thiết kế FFFFFh 00000h FF800h FF000h FF7FFh ROM RWM Chưa sử dụng 2K 2K Các Địa chỉ biên Bước 2: Chuyển các địa chỉ biên từ H sang B 00000000100011111111FF800 11111111111111111111FFFFF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Bước 2: Chuyển các địa chỉ biên từ H sang B 00000000000011111111FF000 11111111011111111111FF7FF AAAA 3210 AAAA 7654 AAAA 1198 1000 AAAA 1111 5432 AAAA 1111 9876 A19 đến A0 (HEX) Nhận xét Khi các địa chỉ dành cho ROM được phát lên A-Bus: A19 – A12 = 1 và A11 = 1 Khi các địa chỉ dành cho RWM được phát lên A-Bus: A19 – A12 = 1 và A11 = 0 Bước 3: Vẽ mạch giải mã địa chỉ bộ nhớ Ghép các chân dữ liệu của các chip nhớ với D-Bus Ghép các chân địa chỉ và các chân điều khiển: Khi vi xử lý truy cập các cổng I/O thì các chip nhớ bị cấm (Khi IO/M = 1) Khi vi xử lý truy cập bộ nhớ (IO/M = 0) thì chỉ có một chip nhớ làm việc Có thể có nhiều lời giải khác nhau 74LS138: Một chip giải mã 3-8 74LS138 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 74LS138 A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 U1 74LS138 Bộ nhớ cần thiết kế 8088 Minimum Mode A17 A0 : D7 D0 : MEMR MEMW A18 A19 2Kx8 4016 A10 A0 : D7 D0 : OE WE CS 2Kx8 2716 A10 A0 : D7 D0 : OE CE 74LS138 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B
File đính kèm:
bai_giang_mon_ky_thuat_vi_xu_ly_chuong_4.pdf
