Bài giảng Kỹ thuật Vi xử lý - Chương 4

4.1 Phân loại bộ nhớ bán dẫn

4.2 Hoạt động của các chip EPROM

4.3 Hoạt động của các chip SRAM

4.4 Bus hệ thống của hệ vi xử lý 8088

4.5 Bài toán thiết kế bộ nhớ

pdf102 trang | Chuyên mục: Vi Xử Lý – Vi Điều Khiển | Chia sẻ: tuando | Lượt xem: 455 | Lượt tải: 0download
Tóm tắt nội dung Bài giảng Kỹ thuật Vi xử lý - Chương 4, để xem tài liệu hoàn chỉnh bạn click vào nút "TẢI VỀ" ở trên
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
Có vấn đề !!!
 Vấn đề là: Xung đột Bus. Hai khối 
nhớ sẽ cung cấp dữ liệu cùng một lúc
khi 8088 đọc bộ nhớ
 Giải pháp: Dùng A19 làm “người 
phân xử” để giải quyết xung đột trên
bus. Nếu A19 ở mức logic “1” thì
khối nhớ trên hoạt động (khối nhớ
dưới bị cấm) và ngược lại
Bộ nhớ gồm hai khối nhớ 512KB
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
Không gian địa chỉ bộ nhớ 1M
111111111111111101117FFFF
0000000000000000100080000
11111111111111111111FFFFF
0000000000000000000000000
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
đến
A0
(HEX)
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing two 512KB Memory to the 8088 Microprocessor
When the µP outputs 
an address between 
80000 to FFFFF, 
this memory is 
selected
0 7
Interfacing two 512KB Memory to the 8088 Microprocessor
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing two 512KB Memory to the 8088 Microprocessor
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
A18
A0
:
D7
D0
:
RD
WR
A19
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
9700000
00001 D4
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
A3
92
45
33
2C
98
12
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
What if we remove the lower memory?
What if we remove the lower memory?
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CSWhen the µP outputs 
an address between 
80000 to FFFFF, 
this memory is 
selected
0 7 no 
memory chip is 
!
Full and Partial Decoding
 Full Decoding
• When all of the “useful” address lines 
are connected the memory/device to 
perform selection
 Partial Decoding
• When some of the “useful” address lines 
are connected the memory/device to 
perform selection
• Using this type of decoding results into 
roll-over addresses
Full Decoding
A18
A0
:
D7
D0
:
MEMR
MEMW
XXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
A19
2300000
00001 95
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
Full Decoding
0000000000000000100080000
11111111111111111111FFFFF
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
A19 should be a logic “1” for the 
memory chip to be enabled
Full Decoding
0000000000000000000000000
111111111111111101117FFFF
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
Therefore if the microprocessor 
outputs an address between 00000 to 
7FFFF, whose A19 is a logic “0”, the 
memory chip will not be selected
Partial Decoding
A18
A0
:
D7
D0
:
MEMR
MEMWXXXX
BP
ES
DS
SS
CX
BX
AX
XXXX
XXXX
XXXX
2000
0000
0023
3F1C
FCA1
SP
DX
XXXX
CS
SI
XXXX
XXXXIP
XXXXDI
2300000
00001 95
:
:
20020
20021
20022
20023
7FFFD
7FFFE
7FFFF
29
12
7D
13
19
25
36
:
:
:
:
:
:
A18
A0
:
D7
D0
:
RD
WR
CS
A19
Partial Decoding
0000000000000000100080000
111111111111111101117FFFF
0000000000000000000000000
11111111111111111111FFFFF
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
The value of A19 is INSIGNIFICANT to the 
memory chip, therefore A19 has no bearing 
whether the memory chip will be enabled or not
Partial Decoding
0000000000000000100080000
111111111111111101117FFFF
0000000000000000000000000
11111111111111111111FFFFF
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
ACTUAL ADDRESS
Partial Decoding
0000000000000000100080000
111111111111111101117FFFF
0000000000000000000000000
11111111111111111111FFFFF
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
ACTUAL ADDRESS
Interfacing two 512K Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A18
A0
:
D7
D0
:
MEMR
MEMW
A19
512KB
#2
A18
A0
:
D7
D0
:
RD
WR
CS
512KB
#1
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing one 512K Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A18
A0
:
D7
D0
:
MEMR
MEMW
A19
512KB
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing one 512K Memory Chips to 
the 8088 Microprocessor (version 2)
8088
Minimum
Mode
A18
A0
:
D7
D0
:
MEMR
MEMW
A19
512KB
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing one 512K Memory Chips to 
the 8088 Microprocessor (version 3)
8088
Minimum
Mode
A18
A0
:
D7
D0
:
MEMR
MEMW
A19
512KB
A18
A0
:
D7
D0
:
RD
WR
CS
Interfacing four 256K 
Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A17
A0
:
D7
D0
:
MEMR
MEMW
A18
256KB
#3
A17
A0
:
D7
D0
:
RD
WR
CS
A19
256KB
#2
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#1
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#4
A17
A0
:
D7
D0
:
RD
WR
CS
Interfacing four 256K 
Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A17
A0
:
D7
D0
:
MEMR
MEMW
A18
256KB
#3
A17
A0
:
D7
D0
:
RD
WR
CS
A19
256KB
#2
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#1
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#4
A17
A0
:
D7
D0
:
RD
WR
CS
Memory chip#__ is mapped to:
-------------------------
-------------------------
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
Interfacing four 256K 
Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A17
A0
:
D7
D0
:
MEMR
MEMW
A18
256KB
#3
A17
A0
:
D7
D0
:
RD
WR
CS
A19
256KB
#2
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#1
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#4
A17
A0
:
D7
D0
:
RD
WR
CS
Interfacing four 256K 
Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A17
A0
:
D7
D0
:
MEMR
MEMW
A18
256KB
#3
A17
A0
:
D7
D0
:
RD
WR
CS
A19
256KB
#2
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#1
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#4
A17
A0
:
D7
D0
:
RD
WR
CS
Interfacing four 256K 
Memory Chips to 
the 8088 Microprocessor
8088
Minimum
Mode
A17
A0
:
D7
D0
:
MEMR
MEMW
A18
256KB
#3
A17
A0
:
D7
D0
:
RD
WR
CS
A19
256KB
#2
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#1
A17
A0
:
D7
D0
:
RD
WR
CS
256KB
#4
A17
A0
:
D7
D0
:
RD
WR
CS
I1
I0
O3
O2
O1
O0
Interfacing several 
8K Memory Chips 
to the 8088 µP
8088
Minimum
Mode
A12
A0
:
D7
D0
:
MEMR
MEMW
A13
A14
8KB
#2
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#1
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#?
A12
A0
:
D7
D0
:
RD
WR
CS
A15
A16
A17
A18
A19
:
:
8088
Minimum
Mode
A12
A0
:
D7
D0
:
MEMR
MEMW
A13
A14
8KB
#2
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#1
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#128
A12
A0
:
D7
D0
:
RD
WR
CS
A15
A16
A17
A18
A19
:
:
Interfacing 128
8K Memory Chips 
to the 8088 µP
8088
Minimum
Mode
A12
A0
:
D7
D0
:
MEMR
MEMW
A13
A14
8KB
#2
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#1
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#128
A12
A0
:
D7
D0
:
RD
WR
CS
A15
A16
A17
A18
A19
:
:
Interfacing 128
8K Memory Chips 
to the 8088 µP
Memory chip#__ is mapped to:
-------------------------
-------------------------
AAAA
3210
AAAA
7654
AAAA
1198
1000
AAAA
1111
5432
AAAA
1111
9876
A19 
to A0
(HEX)
8088
Minimum
Mode
A12
A0
:
D7
D0
:
MEMR
MEMW
A13
A14
8KB
#2
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#1
A12
A0
:
D7
D0
:
RD
WR
CS
8KB
#128
A12
A0
:
D7
D0
:
RD
WR
CS
A15
A16
A17
A18
A19
:
:
Interfacing 128
8K Memory Chips 
to the 8088 µP

File đính kèm:

  • pdfbai_giang_ky_thuat_vi_xu_ly_chuong_4.pdf