Bài giảng Kiến trúc máy tính - Hải Phòng

 các bit trên thanh ghi IER. 
· Bit 0: Mỗi lần nhận một ký tự thì một ngắt lại được tạo ra. Bit này được đặt lại (Reset) 
sau khi ký tự đã được bộ xử lý đọc. 
· Bit 1: Nếu bit này được đặt một giá trị logic 1 thì bộ đệm truyền (thanh ghi giữ truyền) 
trống và một ngắt xuất hiện. 
· Bit 2: cho phép có sự thay đổi trong trạng thái đường truyền bộ nhận theo cách gây ra 
một ngắt 
· Bit 3: cho phép có sự thay đổi trong trạng thái modem để ngắt bộ xử lý. 
- Bit 4- 7: Các bit này luôn được đặt giá trị logic 0. 
Thanh ghi cho phép ngắt. 
Thanh ghi nhận dạng ngắt 
Thanh ghi nhận dạng ngắt. 
Nếu như một ngắt xuất hiện thì phần mềm chương trình phải thực hiện được chức năng 
kiểm tra thanh ghi để xác định xem sự kiện nào đang gây ra ngắt. Thanh ghi nhận dạng ngắt 
IIR chứa đựng mã, nhận dạng điều kiện (ngắt) nào đang yêu cầu chú ý. 
Một điểm cần chú ý là: giữa các ngắt cũng có mức độ ưu tiên khác nhau, nói khác đi là 
có một vài ngắt tỏ ra là "quan trọng" hơn so với các ngắt khác. Về nguyên tắc, ngắt nào quan 
trọng hơn sẽ được ưu tiên xử lý trước. 
- 90 - 
Thanh ghi nhận dạng ngắt Các ngắt và đặt lại chức năng 
Bit 
2 
Bit 
1 
Bit 
0 
Mức 
ưu tiên 
Kiểu 
ngắt 
Nguồn ngắt Điều khiển 
đặt lại ngắt 
0 0 1 - Không 
dừng 
Không dừng - 
1 1 0 Cao nhất Trạng 
thái 
đường 
nhận 
Lỗi tràn hoặc lỗi chẵn lẻ 
hoặc lỗi khung truyền 
hoặc break interrupt 
Đọc thanh ghi trạng thái 
đường truyền 
1 0 0 Thứ hai Có dữ 
liệu đã 
nhận 
Có dữ liệu đã nhận Đọc thanh ghi đệm bộ 
nhận 
0 1 0 Thứ ba Bộ đệm 
truyền 
trống 
Bộ đệm truyền trống Đọc thanh ghi IR (nếu là 
nguồn ngắt) hoặc ghi 
vào bộ đệm truyền 
0 0 0 Thứ tư Trạng 
thái 
modem 
Xoá để gửi hoặc dữ liệu 
sẵn sàng hoặc báo 
chuông hoặc phát hiện 
tín hiệu đường nhận 
Đọc thanh ghi trạng thái 
modem 
Các mức ưu tiên của từng ngắt. 
Bảng trên liệt kê các mức ưu tiên của từng ngắt. Cột đặt lại ngắt liệt kê tác động nào là 
cần đến để đặt lại ngắt đã được chốt. 
8.4.3. Mạch điều khiển truyền thông đồng bộ - dị bộ vạn năng USART (VXL 8251A) 
Vi mạch 8251A là một USART được dùng rộng rãi trong các máy IBM PC tại vỉ phối 
ghép nối tiếp có đầu nối ra cổng thông tin nối tiếp theo chuẩn RS 232C 
Sơ đồ: 
- 91 - 
Các thanh ghi có thể chia làm 3 loại: 
· Thanh ghi điều khiển (Control 
Register): dùng để nhận và thực hiện các lệnh từ CPU. 
· Thanh ghi trạng thái (Status 
Register): dùng để thông báo cho CPU biết về trạng thái của UART hay UART 
đang làm gì. 
· Thanh ghi đệm (Buffer Register): dùng để giữ ký tự trong lúc truyền hoặc nhận 
Thanh ghi từ chế độ 
D7 D6 D5 D4 D3 D2 D1 D0 
S2 S1 EP PEN L2 L1 B2 B1 
· Bit 0,1 Được dùng để đồng bộ và hệ số nhân tốc độ 
 00 đồng bộ 01 nhân 1 
 10 nhân 16 11 nhân 64 
· Bit 2,3: Số bit mã kí tự 
 00 5 01 6 
 10 7 11 8 
· Bit 4: cho phép dùng Parity hay không 
· Bit 5: Parity bit 
· Bit 6,7: Số bit STOP 
Đệm 
dữ liệu 
Đệm 
phát 
//®nt 
Điều 
khiển 
phát 
Đệm 
thu 
nt®// 
Logic 
điều 
khiển 
ghi đọc 
Reset 
Clk 
C/D 
RD 
WR 
CS 
RxD 
RS232 
Điều 
khiển 
thu 
TxD 
Điều 
khiển 
modem 
DSR 
DTR 
CTR 
RTS 
- 92 - 
 00 không hợp lệ 01 1 
 10 11/2 11 2 
Thanh ghi từ lệnh 
D7 D6 D5 D4 D3 D2 D1 D0 
EH IR RTS ER SBRK RxE DTR TxEN 
· Bit 0: Cho phép phát tín hiệu 
· Bit 1: DTE sẵn sàng 
· Bit 2: Cho phép thu 
· Bit 3: Gửi kí tự gián đoạn (kí tự với tất cả các bit la 0) 
· Bit 4: Xoá cờ lỗi 
· Bit 5: Yêu cầu truyền 
· Bit 6: Reset nội bộ 
· Bit 7: Tìm kiếm kí tự đồng bộ 
Thanh ghi trạng thái 
D7 D6 D5 D4 D3 D2 D1 D0 
DSR SYNDET FE OE PE TxEMPTY RxRDY TxRDY 
· Bit 0: Bên phát sẵn sàng 
· Bit 1: Bên thu sẵn sàng 
· Bit 2: Đệm phát rỗng 
· Bit 3: Lỗi Parity 
· Bit 4: Lỗi thu đè 
· Bit 5: Lỗi Frame 
· Bit 6: Kí tự đồng bộ 
· Bit 7: Modem sẵn sàng 
CÂU HỎI VÀ BÀI TẬP 
8.1. Trình bày hiểu biết của anh, chị về bộ biến đổi ADC, DAC. 
8.2. Trình bày hiểu biết của anh, chị về Modem 
8.3. Trình bày ý nghĩa các bit của thanh ghi điều khiển đường truyền trong mạch điều khiển 
truyền thông dị bộ vạn năng UART – 8255A 
8.4. Trình bày ý nghĩa các bit của thanh ghi trạng thái đường truyền trong mạch điều khiển 
truyền thông dị bộ vạn năng UART – 8255A 
8.5. Trình bày ý nghĩa các bit của thanh ghi cho phép ngắt trong mạch điều khiển truyền 
thông dị bộ vạn năng UART – 8255A 
8.6. Trình bày ý nghĩa các bit của thanh ghi nhận dạng ngắt trong mạch điều khiển truyền 
thông dị bộ vạn năng UART – 8255A 
8.7. Trình bày ý nghĩa các bit của thanh ghi từ chế độ trong mạch điều khiển truyền thông 
đồng bộ, dị bộ vạn năng USART – 8251A 
8.8. Trình bày ý nghĩa các bit của thanh ghi từ lệnh trong mạch điều khiển truyền thông đồng 
bộ, dị bộ vạn năng USART – 8251A 
8.9. Trình bày ý nghĩa các bit của thanh ghi từ trạng thái trong mạch điều khiển truyền thông 
đồng bộ, dị bộ vạn năng USART – 8251A 
8.10. Xây dựng chương trình đọc và thiết lập các thông số cho các thanh ghi của cổng COM 
- 93 - 
8.11. Xây dựng chương trình truyền dữ liệu qua cổng COM giữa hai máy tính 
- 94 - 
ĐỀ THI THAM KHẢO 
Đề 1: (Thời gian làm bài 75 phút) 
1. Trình bày sơ đồ cấu trúc, chức năng nhiệm vụ của bộ xử lý trung tâm (Nêu rõ 
chức năng của từng đơn vị) 
2. Cho năm lệnh i1, i2, i3, i4, i5 mỗi lệnh cần bốn giai đoạn FI, DI, EI, WB. Mỗi giai 
đoạn cần T0 đơn vị thời gian. Tính thời gian thực hiện năm lệnh trên cho các 
trường hợp 
a. Pipeline 
b. Superpipelined 
c. Superscalar 
3. Trình bày phương pháp vào ra bằng chương trình? So sánh phương pháp vào ra 
bằng chương trình và phương pháp vào ra bằng DMA 
4. Thiết kế bộ nhớ cã dung l-îng 64 Kbytes ho¹t ®éng trong kho¶ng ®Þa chØ 
F0000h – FFFFFh ( Sö dông m¹ch gi¶i m· LS138 vµ EPROM 2Kb ) 
Đề 2: (Thời gian làm bài 75 phút) 
1. Đổi số 42,00125 (trong hệ thập phân) sang số dạng IEEE 754. 
2. Trình bày ý nghĩa tác dụng của bộ nhớ ảo ? Kỹ thuật phân trang trong quản lý bộ 
nhớ? 
3. Cho đoạn vi lệnh sau: T1: MBR←(PC) 
T2: MAR←Save-Address 
PC←Routine-Address 
Anh (chị) hãy giải thích từng vi lệnh trong đoạn vi lệnh trên và nó tương ứng với 
chu kỳ nào trong quá trình xử lý lệnh? 
4. Thiết kế bộ nhớ dung lượng 32 KBytes hoạt động trong khoảng địa chỉ F4000h¸ 
FBFFFh (sử dụng mạch giải mã LS138 và EPROM 4k*8) 
Đề 3: (Thời gian làm bài 90 phút) 
1. Đổi số thực —5,0315 (trong hệ thập phân) sang dạng IEEE 754. 
2. Trình bày kiến trúc chung của máy tính theo nguyên lý VonNewman? Nêu chức năng 
từng đơn vị? Phân loại máy tính theo kiến trúc? 
3. Cho một lệnh máy: SUB R,X 
Lệnh này lấy nội dung của thanh ghi R trừ đi nội dung của ô nhớ X. Hãy chỉ ra các 
vi lệnh mà Bộ điều khiển (Control Unit) phải thực hiện. 
4. Cho hệ thống máy tính với không gian địa chỉ bộ nhớ chính là 4 GBytes, dung 
lượng bộ nhớ Cache là 512 KBytes, kích thước đường là 64 byte, tìm dạng địa chỉ 
truy nhập Cache cho 3 trường hợp: 
a. Ánh xạ địa chỉ trực tiếp 
b. Ánh xạ địa chỉ liên kết hoàn toàn 
c. Ánh xạ địa chỉ liên kết tập hợp 2 đường. 
5. Thiết kế bộ nhớ dung lượng 32 KBytes hoạt động trong khoảng địa chỉ F8000h¸ 
FFFFFh (Sử dụng mạch giải mã LS138 và EPROM 1k*8) 
Đề 4: (Thời gian làm bài 90 phút) 
1. Đổi số 428DA9FCh (theo chuẩn IEEE 754) sang số thực hệ thập phân 
- 95 - 
2. Trình bày vai trò, nhiệm vụ, phân loại khối ghép nối? Vẽ sơ đồ cấu trúc 
chung của một khối ghép nối? 
3. Giả sử có một lệnh máy như sau: ISZ x 
Lệnh này tăng nội dung ô nhớ lên 1. Nếu kết quả là 0 thì lệnh tiếp theo bị bỏ qua. 
Hãy xác định dãy các vi lệnh mà bộ điều khiển (Control Unit) phải thực hiện để xử 
lý lệnh trên. 
4. Vi mạch điều khiển vào ra bằng chương trình 8255A của một máy tính IBM/PC có 
địa chỉ cơ sở là 60h. Hãy xác định: 
· Địa chỉ các cổng PA, PB, PC, thanh ghi từ điều khiển CWR? 
· Giá trị thanh ghi từ điều khiển CW để 8255A hoạt động ở chế độ vào ra cơ sở 
với PA, PCh là cổng vào, và với PB, PCl là cổng ra? 
5. Thiết kế bộ nhớ dung lượng 64 KBytes hoạt động trong khoảng địa chỉ 
F0000h¸FFFFFh (sử dụng mạch giải mã LS138 và EPROM 4k*8) 
Đề 5: (Thời gian làm bài 90 phút) 
1. Đổi số thực 4,625 (trong hệ thập phân) sang dạng IEEE 754. 
2. So sánh hai phương pháp vào ra theo ngắt và vào ra truy nhập bộ nhớ trực tiếp 
DMA. 
3. Cho một lệnh ở ngôn ngữ cấp cao: Y=(A+B)*(C+D/E) 
Sử dụng các lệnh máy hai địa chỉ để mã hóa lệnh cấp cao trên. Mỗi lệnh máy cần 
năm giai đoạn FI: tải lệnh, DI: giải mã lệnh, FO: tải toán hạng, EI: xử lý lệnh, WB: 
ghi lại kết quả. Tính thời gian thực hiện các lệnh máy ở trên, với giả thiết mỗi giai 
đoạn cần T0 đơn vị thời gian. 
4. Cho hệ thống máy tính với không gian địa chỉ bộ nhớ chính là 4 G bytes, dụng 
lượng bộ nhớ Cache là 256 KBytes, kích thước đường là 64 byte, tìm dạng địa chỉ 
truy nhập Cache cho 3 trường hợp: 
a. Ánh xạ địa chỉ trực tiếp 
b. Ánh xạ địa chỉ liên kết hoàn toàn 
c. Ánh xạ địa chỉ liên kết tập hợp 4 đường. 
5. Thiết kế bộ nhớ dung lượng 32KBytes hoạt động trong khoảng địa chỉ 
F0000h¸F7FFFh (sử dụng mạch giải mã LS138và EPROM 2k*8) 
GỢI Ý LÀM BÀI: 
Đề 1: 
Câu 1: 
- Những giai đoạn thực hiện lệnh của CPU 
- Sơ đồ cấu trúc tổng quát của CPU 
- Chức năng nhiệm vụ của từng thành phần CU, ALU, Register... 
Câu 2: 
Dựa vào các giai đoạn thực hiện lệnh, các công nghệ xử lý CPU 
Câu 3 
- Nêu phương pháp vào ra bằng chương trình 
- So sánh kỹ thuật, ưu nhược điểm của 2 phương pháp vào ra bằng chương trình, vào ra 
bằng ngắt 
Câu 4: Tham khảo ví dụ về thiết kế bộ nhớ 
Đề 2: 
Câu 1: Tham khảo ví dụ đổi số 
- 96 - 
Câu 2: Nêu ý nghĩa tác dụng của bộ nhớ ảo, Trình bày kỹ thuật phân trang 
Câu 3: 
Câu 4: Tham khảo ví dụ về thiết kế bộ nhớ 
Đề 3: 
Câu 1: Tham khảo ví dụ đổi số 
Câu 2: 
- Trình bày sơ đồ cấu trúc chung, giải thích chức năng của từng đơn vị CU, ALU… 
- Phân loại kiến trúc máy tính: tuần tự, song song 
Câu 3 
- Dựa vào các vi lệnh cuả CPU để giải thích và xác định vi lệnh cần thực hiện 
Câu 4: Tham khảo ví dụ về xác định từ điều khiển của CPU 
Câu 5: Tham khảo ví dụ về thiết kế bộ nhớ 
Đề 4 + 5: Tham khảo đề 3