Bài giảng Hệ vi xử lý - Chương 3: Họ vi điều khiển 8051

CHƯƠNG 3HỌ VI ĐiỀU KHIỂN 8051Kiến trúc phần cứng 80518051 Pin DiagramPDIP/Cerdip12345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST(RXD)P3.0(TXD)P3.1(T0)P3.4(T1)P3.5XTAL2XTAL1GND(INT0)P3.2(INT1)P3.3(RD)P3.7(WR)P3.6VccP0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)EA/VPPALE/PROGPSENP2.7(A15)P2.6(A14)P2.5(A13)P2.4(A12)P2.3(A11)P2.2(A10)P2.1(A9)P2.0(A8) 8051(8031)Writing “1” to Output Pin P1.XD QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 8051 IC2. output pin is Vcc1. write a 1 to the pin10output 1TB1TB2Writing “0” to Output Pin P1.XD QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 8051 IC2. output pin is ground1. write a 0 to the pin01output 0TB1TB2Reading “1” at Input PinD QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 8051 IC2. MOV A,P1 external pin=Highwrite a 1 to the pin MOV P1,#0FFH103. Read pin=1 Read latch=0 Write to latch=11TB1TB2Reading “0” at Input PinD QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 8051 IC2. MOV A,P1external pin=Lowwrite a 1 to the pinMOV P1,#0FFH103. Read pin=1 Read latch=0 Write to latch=10TB1TB2Instructions For Reading an Input PortMnemonicsExamplesDescriptionMOV A,PXMOV A,P2Bring into A the data at P2 pinsJNB PX.Y,..JNB P2.1,TARGETJump if pin P2.1 is lowJB PX.Y,..JB P1.3,TARGETJump if pin P1.3 is highMOV C,PX.YMOV C,P2.4Copy status of pin P2.4 to CYFollowing are instructions for reading external pins of ports:Figure C-17. Reading the LatchD QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 8051 IC4. P1.X=12. CPU compute P1.X OR 1 001. Read pin=0 Read latch=1 Write to latch=0 (Assume P1.X=0 initially)1TB1TB23. write result to latch Read pin=0 Read latch=0 Write to latch=110Read-Modify-Write InstructionsExampleMnemonicsSETB P1.4SETB PX.YCLR P1.3CLR PX.YMOV P1.2,CMOV PX.Y,CDJNZ P1,TARGETDJNZ PX, TARGETINC P1INC CPL P1.2CPL JBC P1.1, TARGETJBC PX.Y, TARGETXRL P1,AXRLORL P1,AORLANL P1,AANLDEC P1DECA Pin of Port 0 8051 ICD QClk QRead latchRead pinWrite to latchInternal CPU busM1P0.X pinP1.X TB1TB2 P1.xPort 0 with Pull-Up ResistorsP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7DS500087518951Vcc10 KPort 0Reading ROM (1/2)D74LS373ALEP0.0 P0.7PSENA0 A7D0 D7P2.0 P2.7A8 A12OEOCEAG8051ROM1. Send address to ROM2. 74373 latches the address and send to ROMAddressReading ROM (2/2)D74LS373ALEP0.0 P0.7PSENA0 A7D0 D7P2.0 P2.7A8 A12OEOCEAG8051ROM2. 74373 latches the address and send to ROMAddress3. ROM send the instruction backThanh ghi AThanh ghi BTừ trạng thái chương trìnhCon trỏ ngăn xếp SPCon trỏ dữ liệu DPTRCác thanh ghi port xuất nhậpCác thanh ghi mạch định thìCác thanh ghi cổng nối tiếpCác thanh ghi ngắtThanh ghi điều khiển công suất PCONHình 3.15 Truy cập bộ nhớ dữ liệu bên ngoài.3.3 Các phương pháp định địa chỉĐịnh địa chỉ thanh ghiĐịnh địa chỉ trực tiếpĐịnh địa chỉ gián tiếp thanh ghiĐịnh địa chỉ tức thờiĐịnh địa chỉ tương đốiĐịnh địa chỉ tuyệt đốiĐịnh địa chỉ dàiĐịnh địa chỉ chỉ số3.4 Tập lệnhNhóm lệnh số họcNhóm lệnh logicNhóm lệnh chuyển dữ liệu:RAM nộiRAM ngoàiBảng tra trên ROMNhóm lệnh với biến BooleanNhóm lệnh rẽ nhánh chương trình3.5 Bộ định thì(Timer)TL0TH0AGAIN : MOV A, TH1	 MOV R6, TL1	 CJNE A, TH1, AGAIN	 MOV R7, A3.6 Cổng nối tiếp (Serial port)MOV	 A, PCONSETB	 ACC.7MOV	 PCON, A3.7 Ngắt (Interrupt)