Bài giảng Thiết kế số - Công nghệ thực hiện mạch: Chip chuẩn (họ 74xxx) và PLD - Hoàng Mạnh Thắng

Thiết kế số Công nghệ thực hiện mạch:Chip chuẩn (họ 74xxx) và PLDNgười trình bày: TS. Hoàng Mạnh ThắngTexPoint fonts used in EMF: AAAAAChip chuẩn (họ 74xxx)Một số chip với số cổng hữu hạn thường được dùng cho các mạch logic nhỏCác linh kiện 74xxx vì số hiệu được bắt đàu bởi 74IC có chân dạng dual-inline package (DIP)Các chân bên ngoài được gọi là chân (pin) hay đầu (lead)Có 2 chân nối với nguồnlà Vdd và GNDChip họ 74xxxThực hiện hàm f=ab+b’cCông nghệ cho họ 74xxxChip họ 74xxx được thực hiện trên các công nghệ khác nhau. Ví dụ:74LS00 dùng công nghệ transistor-transitor logic (TTL)74HC00 thì lại dùng công nghệ CMOSHầu hết các chip dùng phổ biến hiện nay dùng công nghệ CMOSProgrammable Logic Devices (PLD)Họ 74xxx cung cấp một hàm cố định và mỗi chip chỉ có vài cổng logic  khó thực hiện các mạch lớnCó thể cùng các linh kiện chứa nhiều cổng logic, các liên kết có thể được thực hiện thông qua lập trình. Linh kiện này được gọi là PLDProgrammable Logic Devices-PLD (cont.)PLD có thể dùng để thực hiện mạch logic. Nó chứa tập hợp các phần tử mạch logic. Các phần tử mạch này có thể được kết nối với nhau để tạo ra mạch bất kỳ nằm trong giới hạn của linh kiệnPLD có 2 loại là PLA và PALProgrammable Logic Array-PLADựa trê cơ sơ rằng bất kỳ hàm logic nào cũng có thể được biểu diễn dưới dạng tổng-của-tích.Một PLA gồm:Input buffer và các cổng đảo (NOT)Các cổng AND với đầu vào có thể lựa chọn thông qua lập trìnhCác cổng OR với các đầu vào có thể lựa chọn thông qua lập trìnhSơ đồ của PLASơ đồ mạch dùng PLAProgrammable Array Logic (PAL)Trong PLA, các đầu vào của các cổng AND và OR đề có thể lập trìnhĐơn giản hơn PLA là PAL với các đầu và của các cổng OR được nối cố định với một nhóm cổng ANDCác PAL rẻ hơn và có tốc độ làm việc nhanh hơn PLA.Ví dụ PALMạch thêm trong PALĐể có thêm chức năng, hầu hết các PAL kèm theo một phần mạchở đầu ra của các cổng OR, và được gọi là MarcocellComplex PLD - CPLDPLA hay PAL thuộc loại nhỏ. CPLD được phát triển cho các mạch lớnCPLD chứa nhiều khối mạch. Mỗi khối có các liên kết với chân bên ngoài và với các khối khácMỗi khối tương tự như một PAL (PAL-like block)CPLD chứa từ 2 đến 100 khối, mỗi khối có 16 marcocellsMỗi macrocell tương đương khoảng 20 cổng logicCó khoảng 20 000 cổng trong CPLD với 1000 macrocellMột chip có thể thực hiện được mạch logic khá lớnCấu trúc của một CPLDField Programmable Gate Arrays (FPGA)FPGA cung cấp khả năng hiện mạch logic rất lớnKhông chứa mảng các AND và OR. Cụ thể:Chứa mảng các khối logic (Logic Blocks-LB) và đường kế nối giữa các LBCác kết nối được đặt trong các kênh định tuyến (routing channels) theo chiều đứng và ngang và cho phép lập trình để đóng ngắtCó khả năng thực hiện các hàm chứa hàng triệu cổng logic Cấu trúc của FPGA