Bài giảng Thiết kế số - Các khối mạch tuần tự: Các Flop-Flops, thanh ghi và các bộ đếm Các Flip-Flop - Hoàng Mạnh Thắng

Thiết kế số Các khối mạch tuần tự Các Flop-Flops, thanh ghi và các bộ đếm: Các Flip-FlopNgười trình bày: TS. Hoàng Mạnh ThắngTexPoint fonts used in EMF: AAAAAAFlip-Flopgated latch cảm nhận theo mức và có thể thay đổi trạng thái nhiều hơn một lần trong khi CLK ở trạng thái active.FF là phần tử lưu trữ có thể thay đổi trạng thái không nhiều hơn một lần trong một chu kỳ ClkHai loại mạch có đặc điểm này là:Master-slave flip-flopEdge-triggered flip-flopMaster-slave D flip-flopGồm 2 chốt D: master và slaveMaster thay đổi trạng thái trong khi Clk=1Slave thay đổi trạng thái khi Clk=0Master-slave D flip-flop, contEdge-triggered Flip-FlopsChức năng tương tự với Master-slave D flip-flop và được xây dựng từ cổng 6 NANDEdge-triggered Flip-Flops, contNhư vậy có So sánh các loạiCác đầu vào Clear và PresetMột flip-flop cần có các đầu vào để có set (Q=1) và xóa (Q=0)Các đầu vào đó gọi là Preset và ClearNhìn chung các đầu vào là không đồng bộ với ClkT flip-flopT flip-flop có thể được suy ra từ D flip-flopCác kết nối hồi tiếp làm cho đầu vào D bằng với Q hoặc Q’ tùy theo giá trị của TT flip-flop, contCó tên là T từ đặc điểm “toggles” trạng thái của nó khi T=1JK flip-flopJK flip-flop cũng được sinh ra từ D flip-flopD=JQ’+K’QJK tổ hợp của SR và T flip-flopLàm việc giống SR khi J=S và K=R cho tất cả các giá trị trừ J=K=1Với J=K=1, nó làm việc giồng T flip-flopJK flip-flopSơ đồ thời gian của JK flip-flop